[发明专利]芯片扫频系统和方法

权利要求书

1.一种芯片扫频系统，其特征在于，包括：

芯片，其包括PLL锁相回路、时钟分频模块和多个芯片内核；

控制模块，耦接至所述芯片，用于向所述芯片的PLL锁相回路输入参考时钟信号，控制对所述多个芯片内核进行工作频率的扫频测试；

其中，所述时钟分频模块耦接至所述PLL锁相回路，用于输出不同频率的多组时钟信号，对所述多个芯片内核进行工作频率的扫频测试；

所述控制模块还用于检测对所述多个芯片内核的扫频测试结果，分别记录所述多个芯片内核的最高工作频率，并在所述芯片工作时，控制向所述多个芯片内核分别发送其对应的最高工作频率的时钟信号，使得所述多个芯片内核工作在最高工作频率。

2.根据权利要求1所述的芯片扫频系统，其特征在于，控制模块对所述多个芯片内核进行工作频率的扫频测试包括控制模块并行控制所述多个芯片内核对所述多组时钟信号按照工作频率从最低档到最高档的递增顺序进行扫频测试；或者从最高档到最低档的递减顺序进行扫频测试。

3.根据权利要求1所述的芯片扫频系统，其特征在于，所述芯片还包括频率排序模块，所述频率排序模块耦接至所述时钟分频模块，用于对所述多组时钟信号按照工作频率从最低档到最高档的递增顺序进行排序处理；或者从最高档到最低档的递减顺序进行排序处理。

4.根据权利要求2或3所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括将所述多组时钟信号按照工作频率从最低档到最高档的递增顺序并行输入给每个芯片内核，并提供时钟选择控制给每个芯片内核。

5.根据权利要求2或3所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括将所述多组时钟信号按照工作频率从最高档到最低档的递减顺序并行输入给每个芯片内核，并提供时钟选择控制给每个芯片内核。

6.根据权利要求4所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括：如果检测到当前测试的芯片内核工作正常，则将输入给当前测试的芯片内核的时钟信号的工作频率提升一档，继续对其进行扫频测试。

7.根据权利要求6所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括：如果检测到当前测试的芯片内核工作不正常，且判断当前输入的时钟信号的工作频率是否处于最低档，如是则将当前测试的芯片内核的工作状态置为异常，如否则将当前输入的时钟信号的工作频率降低一档作为当前测试的芯片内核的最高工作频率。

8.根据权利要求5所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括：如果检测到当前测试的芯片内核工作正常，则将当前输入的时钟信号的工作频率作为当前测试的芯片内核的最高工作频率。

9.根据权利要求8所述的芯片扫频系统，其特征在于，所述对所述多个芯片内核进行工作频率的扫频测试包括：如果检测到当前测试的芯片内核工作不正常，且判断当前输入的时钟信号的工作频率是否处于最低档，如是则将当前测试的芯片内核的工作状态置为异常，如否则将当前输入的时钟信号的工作频率降低一档，继续对其进行扫频测试。

10.根据权利要求6或8所述的芯片扫频系统，其特征在于，当所述控制模块检测到当前测试的芯片内核的向量工作正常，并且返回了正确的随机数值，则认为该芯片内核工作正常。

11.根据权利要求7或9所述的芯片扫频系统，其特征在于，当所述控制模块检测到当前测试的芯片内核没有返回随机数值或者返回了错误的随机数值，则认为该芯片内核工作不正常。

12.根据权利要求1所述的芯片扫频系统，其特征在于，所述系统还包括存储模块，用于保存所述多个芯片内核的最高工作频率。