[发明专利]一种复合型TMBS器件及其制造方法有效
申请号: | 201810397917.8 | 申请日: | 2018-04-28 |
公开(公告)号: | CN108470719B | 公开(公告)日: | 2023-07-07 |
发明(设计)人: | 陈晓伦;徐永斌;赵秋森;韩笑 | 申请(专利权)人: | 江苏新顺微电子股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L21/329 |
代理公司: | 江阴市轻舟专利代理事务所(普通合伙) 32380 | 代理人: | 孙燕波 |
地址: | 214400 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明涉及一种复合型TMBS器件结构,它包括作为基片的第一导电类型浓掺衬底;在第一导电类型的浓掺衬底上设置有第一导电类型的轻掺杂外延层;在第一导电类型的轻掺杂外延层上刻蚀形成一定间距的硅沟槽阵列,在硅沟槽的下半部分硅内侧壁上形成一定厚度的SiO |
||
搜索关键词: | 一种 复合型 tmbs 器件 及其 制造 方法 | ||
【主权项】:
1.一种复合型TMBS器件结构的制造方法,其特征在于所述方法包括以下步骤:步骤一、取包含有第一导电类型的浓掺衬底和第一电导类型的轻掺杂外延层的硅基片,在其外延层上生长一层SiO2的Hardmask层,并刻蚀形成用于硅沟槽刻蚀的窗口;步骤二、采用Hardmask层作为掩蔽层,在裸露的Hardmask层窗口处刻蚀出硅沟槽阵列;步骤三、去除全部Hardmask层,然后生长一层SiO2层;步骤四、在SiO2层上生长把沟槽内部填满的第二导电类型的浓掺杂Poly;步骤五、保留沟槽底部向上的Poly,其余全部去除;步骤六、去除沟槽内Poly的水平表面上方的SiO2层;步骤七、在轻掺杂外延层表面生长把沟槽内部填满的第二导电类型的浓掺杂Poly;步骤八、去除轻掺杂外延层水平表面以上部分的Poly,保留沟槽内部的Poly;步骤九、在轻掺杂外延层和沟槽内生长SiO2层;步骤十、利用沟槽内第二导电类型的浓掺杂Poly为掺杂源,在与Poly直接接触的第一导电类型外延层的硅沟槽侧壁上扩散出第二导电类型掺杂区;步骤十一、刻蚀SiO2层,刻蚀出用于后续与外延层形成肖特基结的窗口;步骤十二、在表面淀积一层肖特基势垒层,该层与外延层形成肖特基接触,与浓掺杂Poly形成欧姆接触;在此基础上再采用PVD工艺在肖特基势垒层上在淀积一层电极金属层,该金属层作为成品引线的键合金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏新顺微电子股份有限公司,未经江苏新顺微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810397917.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造