[发明专利]半导体装置及半导体电路装置

摘要

本发明提供不使芯片尺寸大型化而增大针对浪涌电流的容许电流容量的半导体装置及半导体电路装置。在n^‑型阱区(12)内部相互分离地设置p型阳极区(13)和n型拾取区(17)。在p型阳极区(13)的内部设置p^‑型低浓度阳极区(15)，在p^‑型低浓度阳极区(15)的内部设置n⁺型阴极区(14)。恒定电压钳位电路(4)的最靠高电位侧的第一齐纳二极管(5)由p型阳极区(13)和p^‑型低浓度阳极区(15)与n⁺型阴极区(14)的pn结形成。n型拾取区(17)内部的n⁺型拾取接触区(18)配置在距n⁺型阴极区(14)近，且与n⁺型阴极区相比距p⁺型阳极接触区(16)更远的位置，并与p⁺型阳极接触区(16)短路。

主权项

1.一种半导体装置，其特征在于，具备：第一个第一导电型区，选择性地设置在半导体基板的正面的表面层；第二导电型的第一半导体区，选择性地设置在所述第一个第一导电型区的内部；第二导电型的第二半导体区，选择性地设置在所述第一半导体区的内部，且杂质浓度比所述第一半导体区的杂质浓度低；第一导电型的第三半导体区，选择性地设置在所述第二半导体区的内部；第二导电型的第四半导体区，与所述第二半导体区分离而选择性地设置在所述第一半导体区的内部，且杂质浓度比所述第一半导体区的杂质浓度高；第一导电型的第五半导体区，与所述第一半导体区分离而选择性地设置在所述第一个第一导电型区的内部；第一导电型的第六半导体区，选择性地设置在所述第五半导体区的内部，且杂质浓度比所述第五半导体区的杂质浓度高；第二导电型区，是所述半导体基板的除了所述第一个第一导电型区之外的部分；第一电极，电连接于所述第三半导体区；以及第二电极，电连接于所述第四半导体区和所述第六半导体区，所述第六半导体区位于与所述第四半导体区之间的距离大于所述第三半导体区与所述第四半导体区之间的距离的位置，且被配置在相对于所述第四半导体区而与所述第三半导体区相同一侧。