[发明专利]一种阶梯槽底部图形化PCB的制作方法有效
| 申请号： | 201810107793.5 | 申请日： | 2018-02-02 |
| 公开（公告）号： | CN108112175B | 公开（公告）日： | 2019-08-16 |
| 发明（设计）人： | 焦其正;纪成光;王洪府;王小平;陈正清;刘梦茹 | 申请（专利权）人： | 生益电子股份有限公司 |
| 主分类号： | H05K3/00 | 分类号： | H05K3/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张春水;唐京桥 |
| 地址： | 523127 广东省东莞*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及PCB技术领域，公开了一种阶梯槽底部图形化PCB的制作方法，所述制作方法包括：将多张芯板压合形成PCB，并通过控深铣方式在PCB上的预设区域制作初始阶梯槽，初始阶梯槽的深度小于预定阶梯槽深度；去除初始阶梯槽底部的预定金属线路图形区域的残留树脂层，直至露出第一部分底铜后在第一部分底铜的表面镀锡；去除初始阶梯槽底部的未镀锡区域的残留树脂层，直至露出第二部分底铜后去除第二部分底铜；进行退锡操作，露出第一部分底铜。本发明实施例在制作过程中不仅可以对阶梯槽的深度进行精确控制，使其准确到达指定层，而且无需使用垫片，还能高效高质的制作出槽底图形，成本低，工序简单，适合大批量制作。 | ||
| 搜索关键词： | 阶梯槽 制作 去除 树脂层 图形化 残留 阶梯槽深度 表面镀锡 金属线路 图形区域 预设区域 制作过程 垫片 镀锡 芯板 压合 | ||
【主权项】：
1.一种阶梯槽底部图形化PCB的制作方法，其特征在于，所述制作方法包括：将多张芯板压合形成PCB，并通过控深铣方式在所述PCB上的预设区域制作初始阶梯槽，所述初始阶梯槽的深度小于预定阶梯槽深度；去除所述初始阶梯槽底部的预定金属线路图形区域的残留树脂层，直至露出第一部分底铜后在所述第一部分底铜的表面镀锡；去除所述初始阶梯槽底部的未镀锡区域的残留树脂层，直至露出第二部分底铜后去除所述第二部分底铜；进行退锡操作，露出所述第一部分底铜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于生益电子股份有限公司，未经生益电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810107793.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种PCB自动塞孔及印刷方法及系统
- 下一篇：讯号量测介质软板制造方法
