[发明专利]半导体存储装置有效
| 申请号： | 201810093840.5 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN109509501B | 公开（公告）日： | 2022-10-28 |
| 发明（设计）人： | 鎌田义彦;安彦尚文 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/30 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够高速地动作的半导体存储装置。实施方式的半导体存储装置包含：第1及第2存储单元，连接于第1字线；第1及第2读出放大器，分别包含第1及第2晶体管；以及第1及第2位线，分别将第1存储单元及第1晶体管间与第2存储单元及第2晶体管间连接。在读出动作中，在第1及第2读出放大器对数据进行判定时，对第1及第2晶体管的栅极施加第1电压。对于字线，在施加读出电压之前，施加高于读出电压的第2电压。在对字线施加第2电压的期间内，对第1晶体管的栅极施加高于第1电压的第3电压，施加到第2晶体管的栅极的电压低于第3电压。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：第1及第2存储单元；第1字线，连接于所述第1及第2存储单元；第1及第2读出放大器，分别包含第1及第2晶体管；第1位线，将所述第1存储单元与所述第1晶体管之间连接；以及第2位线，将所述第2存储单元与所述第2晶体管之间连接；且在读出动作中，在所述第1及第2读出放大器分别对所述第1及第2存储单元中所存储的数据进行判定时，对所述第1及第2晶体管的栅极施加第1电压，对于所述第1字线，在施加读出电压之前施加高于所述读出电压的突跳电压，对于所述第1晶体管的栅极，在对所述第1字线施加所述突跳电压的第1期间，施加高于所述第1电压的第2电压，在所述第1期间施加到所述第2晶体管的栅极的电压低于所述第2电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810093840.5/，转载请声明来源钻瓜专利网。
- 上一篇：解码方法、存储器存储装置及存储器控制电路单元
- 下一篇：半导体存储装置
