[发明专利]半导体封装及其制造方法在审
| 申请号： | 201810042713.2 | 申请日： | 2018-01-17 |
| 公开（公告）号： | CN108695263A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 罗多云 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/13 | 分类号： | H01L23/13;H01L23/31;H01L21/56 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 李辉;刘久亮 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体封装及其制造方法。可提供一种制造半导体封装的方法。该方法可包括在晶圆上形成多个层叠结构以在横向上彼此间隔开。所述多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成底部填充层以填充所述多个层叠结构之间的间隙。可去除底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。可将层叠立方体并排安装在基础晶片晶圆上。可在基础晶片晶圆上形成模制层以填充层叠立方体之间的空间。还可提供相关的半导体封装。 | ||
| 搜索关键词： | 晶圆 半导体封装 层叠结构 底部填充层 基础晶片 填充 制造 彼此分离 并排安装 可去除 模制层 晶片 地层 垂直 | ||
【主权项】：
1.一种半导体封装，该半导体封装包括：多个核心晶片，该多个核心晶片垂直地层叠在基础晶片上；顶部晶片，该顶部晶片层叠在包括所述多个核心晶片的层叠结构上；底部填充层图案，该底部填充层图案填充所述核心晶片之间的空间并且包括覆盖所述核心晶片的侧壁的圆角部分，其中，所述底部填充层图案具有与所述顶部晶片的侧壁对齐的垂直侧壁；以及模制层图案，该模制层图案覆盖所述底部填充层图案的侧壁和所述顶部晶片的侧壁，其中，所述模制层图案具有侧壁，并且所述模制层图案的侧壁和所述底部填充层图案的侧壁具有基本上相同的垂直轮廓。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810042713.2/，转载请声明来源钻瓜专利网。
- 上一篇：具有柔性销的互连系统
- 下一篇：半导体器件
