[发明专利]半导体封装及其制造方法

说明书

半导体封装及其制造方法。可提供一种制造半导体封装的方法。该方法可包括在晶圆上形成多个层叠结构以在横向上彼此间隔开。所述多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成底部填充层以填充所述多个层叠结构之间的间隙。可去除底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。可将层叠立方体并排安装在基础晶片晶圆上。可在基础晶片晶圆上形成模制层以填充层叠立方体之间的空间。还可提供相关的半导体封装。

技术领域

本公开的实施方式可总体上涉及半导体技术，更具体地，涉及半导体封装及其制造方法。

背景技术

在电子行业中，随着多功能、更大存储容量和更小的电子系统或产品的开发，日益需求一种用于垂直地层叠多个半导体晶片的三维半导体封装技术。另外，需求一种高带宽存储器(HBM)解决方案技术以获得快速的数据传输速度。响应于这种需求，提出了HBM封装。HBM封装可被实现为包括垂直地层叠的多个存储器晶片，并且多个层叠的存储器晶片可通过硅通孔(TSV)彼此电连接。很多努力都专注于应用晶圆上芯片工艺技术来实现HBM封装。为了在HBM封装的制造中采用晶圆上芯片工艺技术，可能需要开发将层叠的存储器晶片彼此电隔离的方法以及克服在HBM封装的制造中所使用的基础晶片晶圆的翘曲的方法。

发明内容

根据实施方式，可提供一种制造半导体封装的方法。该方法可包括以下步骤：在晶圆上形成多个层叠结构以横向上彼此间隔开。多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成底部填充层以填充多个层叠结构之间的间隙。可去除底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。各个层叠立方体可包括顶部晶片、多个层叠结构中的一个层叠结构以及底部填充层图案，顶部晶片包括晶圆的一部分，底部填充层图案包括底部填充层的一部分以覆盖多个层叠结构中的所述一个层叠结构的侧壁。可将层叠立方体并排安装在基础晶片晶圆上。可在基础晶片晶圆上方形成模制层以填充层叠立方体之间的空间。

根据实施方式，可提供一种半导体封装。该半导体封装可包括垂直地层叠在基础晶片上的多个核心晶片。该半导体封装可包括顶部晶片，该顶部晶片层叠在包括多个核心晶片的层叠结构上。该半导体封装可包括底部填充层图案，该底部填充层图案填充核心晶片之间的空间并且包括覆盖核心晶片的侧壁的圆角部分。底部填充层图案可具有与顶部晶片的侧壁对齐的垂直侧壁。模制层图案可被设置为覆盖底部填充层图案的侧壁和顶部晶片的侧壁。模制层图案可具有侧壁，并且模制层图案的侧壁和底部填充层图案的侧壁可具有基本上相同的垂直轮廓。

根据实施方式，可提供一种制造半导体封装的方法。该方法可包括在晶圆上形成多个层叠结构以横向上彼此间隔开。多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成第一底部填充层以填充多个层叠结构之间的间隙。可去除第一底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。各个层叠立方体可包括顶部晶片、多个层叠结构中的一个层叠结构以及第一底部填充层图案，顶部晶片包括晶圆的一部分，第一底部填充层图案包括第一底部填充层的一部分以覆盖多个层叠结构中的所述一个层叠结构的侧壁。可将层叠立方体并排安装在基础晶片晶圆上。可形成第二底部填充层以填充基础晶片晶圆与层叠立方体之间的空间。可在基础晶片晶圆上方形成模制层以填充层叠立方体之间的空间。

根据实施方式，一种半导体封装可包括垂直地层叠在基础晶片上的多个核心晶片。该半导体封装可包括顶部晶片，该顶部晶片层叠在包括多个核心晶片的层叠结构上。该半导体封装可包括第一底部填充层图案，该第一底部填充层图案填充核心晶片之间的空间并且包括覆盖核心晶片的侧壁的圆角部分。第一底部填充层图案可具有与顶部晶片的侧壁对齐的垂直侧壁。第二底部填充层可被设置为填充基础晶片和与基础晶片相邻的核心晶片之间的空间。模制层图案可被设置为覆盖第一底部填充层图案的侧壁、第二底部填充层的侧壁和顶部晶片的侧壁。模制层图案可具有侧壁，并且模制层图案的侧壁和第一底部填充层图案的侧壁可具有基本上相同的垂直轮廓。

附图说明

图1至图7是示出根据实施方式的半导体封装的制造方法的横截面图。