[发明专利]用以降低锗NMOS晶体管的掺杂剂扩散的非选择性外延源极/漏极沉积在审
| 申请号： | 201780095273.0 | 申请日： | 2017-12-26 |
| 公开（公告）号： | CN111133587A | 公开（公告）日： | 2020-05-08 |
| 发明（设计）人： | G·A·格拉斯;A·S·默西;K·贾姆布纳坦;C·C·邦伯格;T·加尼;J·T·卡瓦列罗斯;B·舒-金;S·H·宋;S·舒克赛 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/66;H01L21/8234;H01L27/12 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 赵腾飞 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了集成电路晶体管结构和工艺，其在制作期间抑制诸如磷或砷的n型掺杂剂从锗n‑MOS器件的源极区和漏极区向邻近沟道区内扩散。所述n‑MOS晶体管器件可以根据原子百分比包括至少70％的锗(Ge)。在示例实施例中，晶体管的源极区和漏极区是使用n型掺杂材料的低温非选择性沉积工艺形成的。在一些实施例中，所述低温沉积工艺是在450到600摄氏度的范围内执行的。所得到的结构包括处于源极/漏极区上的一层掺杂单晶硅(Si)或硅锗(SiGe)。所述结构还包括处于浅沟槽隔离(STI)区的表面和接触沟槽侧壁的表面上的一层掺杂非晶Si:P(或SiGe:P)。 | ||
| 搜索关键词： | 用以 降低 nmos 晶体管 掺杂 扩散 选择性 外延 沉积 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780095273.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
