[发明专利]信息处理系统、半导体集成电路以及信息处理方法有效
| 申请号： | 201780073022.2 | 申请日： | 2017-11-22 |
| 公开（公告）号： | CN109997122B | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 后藤诚司;仁茂田永一;冈本谕 | 申请（专利权）人： | 株式会社索思未来 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/36 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 舒艳君;王秀辉 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明使信息处理系统的处理高速化。半导体集成电路(11)基于定义有半导体集成电路(11、12)的每一个所使用的存储器(14、15)的地址的存储器映射信息(11m)，指定与作为数据发送目的地的半导体集成电路(12)连接的存储器(15)的地址(a1)，并将地址(a1)转换为在数据发送目的地中参照的存储器映射信息(12m)中定义的存储器(15)的地址(a3)，并使用PCIe接口(11d)输出地址(a3)和发送数据，开关(13)使用PCIe接口(13a、13b)将地址(a3)和发送数据转送至数据发送目的地，数据发送目的地使用PCI接口(12d)来接收地址(a3)和发送数据，并将发送数据写入与地址(a3)对应的存储器(15)的接收缓冲区域。 | ||
| 搜索关键词： | 信息处理 系统 半导体 集成电路 以及 方法 | ||
【主权项】：
1.一种信息处理系统，其特征在于，具有：第一半导体集成电路，基于定义有多个半导体集成电路的每一个半导体集成电路所使用的各存储器的地址的第一存储器映射信息，指定与作为上述多个半导体集成电路之一的数据发送目的地连接的第一存储器的第一地址，并将上述第一地址转换为在上述数据发送目的地中参照的第二存储器映射信息中定义的上述第一存储器的第二地址，并使用不用等待来自上述数据发送目的地的响应就能够进行连续的发送的总线接口来输出上述第二地址和发送数据；开关，使用上述总线接口将上述第二地址和上述发送数据转送至上述数据发送目的地；以及第二半导体集成电路，是上述数据发送目的地，该第二半导体集成电路使用上述总线接口，接收上述第二地址和上述发送数据，并将上述发送数据写入与上述第二地址对应的上述第一存储器的接收缓冲区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社索思未来，未经株式会社索思未来许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780073022.2/，转载请声明来源钻瓜专利网。
- 上一篇：安全元件安装和设置
- 下一篇：用于改进空间-时间数据管理的方法、系统和装置
