[发明专利]信息处理系统、半导体集成电路以及信息处理方法

说明书

本发明使信息处理系统的处理高速化。半导体集成电路(11)基于定义有半导体集成电路(11、12)的每一个所使用的存储器(14、15)的地址的存储器映射信息(11m)，指定与作为数据发送目的地的半导体集成电路(12)连接的存储器(15)的地址(a1)，并将地址(a1)转换为在数据发送目的地中参照的存储器映射信息(12m)中定义的存储器(15)的地址(a3)，并使用PCIe接口(11d)输出地址(a3)和发送数据，开关(13)使用PCIe接口(13a、13b)将地址(a3)和发送数据转送至数据发送目的地，数据发送目的地使用PCI接口(12d)来接收地址(a3)和发送数据，并将发送数据写入与地址(a3)对应的存储器(15)的接收缓冲区域。

技术领域

本发明涉及信息处理系统、半导体集成电路以及信息处理方法。

背景技术

随着信息处理系统的复杂化、大规模化，提出了包含多个SoC(System on Chip：片上系统)的信息处理系统。作为包含多个SoC的信息处理系统之一，提出了通过网络连接多个CPU(Central Processing Unit：中央处理器)，来实现基于各CPU的并行处理的CPU集群。

此外，以往，在使用以太网(注册商标)开关连接多个服务器时，为了减少以太网开关的硬件，有使用PCIe(Peripheral Component Interconnect express：外设部件互连标准)的技术。另外，有使用PCIe开关，连接多个处理器，某个处理器访问与其它处理器连接的存储器的技术。另外，提出了在数据中心内的服务器间通信中，代替以太网使用PCIe。

专利文献1:美国专利第7480303号说明书

专利文献2:美国专利申请公开第2015/0067229号说明书

专利文献3:国际公开第2013/136522号

为了实现能够进行高速的处理的CPU集群，考虑将集群结构设为紧密耦合的集群。在紧密耦合的集群中，使用共享存储器、进程间通信，各CPU进行协作处理。对于连接多个CPU的网络，考虑使用相对低成本且能够进行高速通信的以太网。但是，在使用以太网的情况下，存在如下问题：存在发送源等不到来自发送目的地的响应信号的接收就不能进行下一个发送等协议开销等，而限制紧密耦合的集群的高速化。

发明内容

根据发明的一个观点，提供一种信息处理系统，具有：第一半导体集成电路，基于定义有多个半导体集成电路的每一个所使用的各存储器的地址的第一存储器映射信息，指定与作为上述多个半导体集成电路之一的数据发送目的地连接的第一存储器的第一地址，并将上述第一地址转换为在上述数据发送目的地中参照的第二存储器映射信息中定义的上述第一存储器的第二地址，并使用不用等待来自上述数据发送目的地的响应就能够进行连续的发送的总线接口输出上述第二地址和发送数据；开关，使用上述总线接口将上述第二地址和上述发送数据转送至上述数据发送目的地；以及第二半导体集成电路，是上述数据发送目的地，且使用上述总线接口接收上述第二地址和上述发送数据，并将上述发送数据写入与上述第二地址对应的上述第一存储器的接收缓冲区域。

另外，根据发明的一个观点，提供一种半导体集成电路，具有：控制电路，基于定义有多个半导体集成电路的每一个所使用的各存储器的地址的第一存储器映射信息，来指定与作为上述多个半导体集成电路之一的数据发送目的地连接的第一存储器的第一地址；地址转换电路，将上述第一地址转换为在上述数据发送目的地中参照的第二存储器映射信息中定义的上述第一存储器的第二地址；以及不用等待来自上述数据发送目的地的响应就能够进行连续的发送的第一总线接口，输出上述第二地址和发送数据。