[发明专利]一种CMOS纳米线及其制造方法

摘要

本发明公开了一种CMOS堆叠纳米线的制造方法，包括：提供半导体衬底，包括N阱区和P阱区；在半导体衬底上制备堆叠纳米线，包括：N阱区的第一堆叠纳米线和P阱区的第二堆叠纳米线；在第一堆叠纳米线上沉积半导体薄膜，半导体衬底的第一半导体材料与半导体薄膜的第二半导体材料不相同；对第一堆叠纳米线进行氧化和退火，并且去除氧化物，促使半导体薄膜中的半导体原子扩散进入第一堆叠纳米线，形成目标第一纳米线；在第二堆叠纳米线和目标第一纳米线上沉积栅电极材料。用以解决现有技术中在硅衬底上制备的CMOS纳米线中PMOS空穴迁移率低，N管和P管不对称的技术问题。实现了在半导体衬底上制备与衬底不同材料纳米线的方法。

主权项

1.一种CMOS纳米线的制造方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括N阱区和P阱区；

在所述半导体衬底上制备堆叠纳米线，所述堆叠纳米线包括：所述N阱区的第一堆叠纳米线和所述P阱区的第二堆叠纳米线；

在所述第一堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；

对所述第一堆叠纳米线进行氧化和退火，并且去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述第一堆叠纳米线，形成目标第一纳米线；

在所述第二堆叠纳米线和所述目标第一纳米线上沉积栅电极材料，形成栅极。

2.如权利要求1所述的方法，其特征在于：

所述半导体衬底为硅衬底；

所述半导体薄膜为SiGe薄膜或Ge薄膜；

所述促使所述半导体薄膜中的半导体原子扩散进入所述第一堆叠纳米线，形成目标第一纳米线，包括：促使所述半导体薄膜中的Ge原子扩散进入所述第一堆叠纳米线,形成SiGe纳米线或Ge纳米线。

3.如权利要求1所述的方法，其特征在于，所述第二半导体材料为非晶材料、单晶材料或多晶材料。

4.如权利要求1所述的方法，其特征在于，所述在所述半导体衬底上制备堆叠纳米线，包括：

刻蚀所述半导体衬底，在所述N阱区形成带凹口结构的第一鳍片结构，在所述P阱区形成带凹口结构的第二鳍片结构；

在所述第一鳍片结构和所述第二鳍片结构上形成假栅及假栅的侧墙；

在所述第一鳍片结构和所述第二鳍片结构上刻蚀并生长源漏区材料，形成源区和漏区，其中，所述源漏区材料分别位于所述假栅的两侧；

去除假栅；

氧化所述第一鳍片结构和所述第二鳍片结构，并去除氧化形成的氧化物，形成所述第一堆叠纳米线和所述第二堆叠纳米线。

5.如权利要求4所述的方法，其特征在于，所述鳍片结构上的凹口结构的数量与所述堆叠纳米线的根数对应。

6.如权利要求4所述的方法，其特征在于，所述在所述第一鳍片结构和所述第二鳍片结构上刻蚀并生长源漏区材料，形成源区和漏区，包括：

刻蚀所述第一鳍片结构和所述第二鳍片结构的假栅两侧，形成凹陷区；

在所述第二鳍片结构上沉积保护材料；

在所述第一鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，形成PMOS的源区和漏区；

去除所述第二鳍片结构上的保护材料，并在所述第一鳍片结构上沉积保护材料；

在所述第二鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，形成NMOS的源区和漏区。

7.如权利要求4所述的方法，其特征在于，所述在所述第一鳍片结构和所述第二鳍片结构上刻蚀并生长源漏区材料，形成源区和漏区，包括：

刻蚀所述第一鳍片结构和所述第二鳍片结构的假栅两侧，形成凹陷区；

在所述第一鳍片结构上沉积保护材料；

在所述第二鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，形成NMOS的源区和漏区；

去除所述第一鳍片结构上的保护材料，并在所述第二鳍片结构上沉积保护材料；

在所述第一鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，形成PMOS的源区和漏区。

8.如权利要求6或7所述的方法，其特征在于：

所述在所述第一鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，包括：在所述第一鳍片结构上生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数大，；

所述在所述第二鳍片结构的假栅两侧的所述凹陷区生长源漏区材料，包括：在所述第二鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数小，。

9.如权利要求8所述的方法，其特征在于：

所述第二鳍片结构两侧的源漏区材料为Si、SiGe或SiC；

当所述目标第一纳米线为Si_1‑xGe_x纳米线时，所述第一鳍片结构两侧的源漏区材料为Si_1‑yGe_y，其中，x和y为自然数，x<y；

当所述目标第一纳米线为Ge纳米线时，所述第一鳍片结构两侧的源漏区材料为GeSn或三五族化合物半导体材料。

10.如权利要求1所述的方法，其特征在于，所述对所述第一堆叠纳米线进行氧化以及退火，并且去除生成的氧化物，包括：

在干氧氛围中对所述第一堆叠纳米线进行氧化，并在氮气或者氮气氢气混合的氛围中对所述第一堆叠纳米线进行退火，其中，对所述第一堆叠纳米线进行氧化和退火的温度均低于SiGe的熔点，其中，对所述第一堆叠纳米线进行氧化和对所述第一堆叠纳米线进行退火交替进行。

11.如权利要求1所述的方法，其特征在于，所述目标第一纳米线的材质与所述半导体薄膜中原子浓度、所述第一堆叠纳米线的直径和对所述第一堆叠纳米线进行氧化退火的工艺参数均相关。

12.如权利要求1所述的方法，其特征在于：

在所述第一堆叠纳米线上沉积半导体薄膜之前，还包括：在所述第二堆叠纳米线上沉积保护材料；

在所述第二堆叠纳米线和所述目标第一纳米线上沉积栅电极材料之前，还包括：去除所述第二堆叠纳米线上沉积的保护材料。

13.一种CMOS纳米线，其特征在于，包括：

半导体衬底，所述半导体衬底包括N阱区和P阱区；

目标第一纳米线，制备在所述N阱区内作为沟道区，其中，所述半导体衬底的第一半导体材料与所述目标第一纳米线的第二半导体材料不相同；

第二堆叠纳米线，制备在所述P阱区内作为沟道区，其中，所述半导体衬底的第一半导体材料与所述第二堆叠纳米线的半导体材料相同；

PMOS的源区和漏区，所述PMOS的源区和漏区分别位于所述目标第一纳米线的两侧；

NMOS的源区和漏区，所述NMOS的源区和漏区分别位于所述第二堆叠纳米线的两侧；

PMOS的栅极，沉积接触于所述目标第一纳米线；

NMOS的栅极，沉积接触于所述第二堆叠纳米线。

14.如权利要求13所述的纳米线，其特征在于：

所述半导体衬底为硅衬底；<