[发明专利]具有掩埋栅结构的半导体器件及其制造方法有效
| 申请号： | 201711293416.7 | 申请日： | 2017-12-08 |
| 公开（公告）号： | CN108206209B | 公开（公告）日： | 2022-09-27 |
| 发明（设计）人： | 朴辰哲;张太洙;朴志焕;张壹植;柳承完;权世仁;申重皓;咸大真 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L21/28 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 李琳;王建国 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于制造半导体器件的方法包括：在半导体衬底中形成栅沟槽；在栅沟槽的底表面和侧壁之上形成栅电介质层；在栅电介质层之上形成第一功函数层；掺杂功函数调整元素以形成与栅沟槽的侧壁重叠的第二功函数层；形成部分填充栅沟槽的栅导电层；以及在栅沟槽的两侧上、半导体衬底的内部形成掺杂区。 | ||
| 搜索关键词： | 具有 掩埋 结构 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种用于制造半导体器件的方法，其包括：在半导体衬底中形成栅沟槽；在栅沟槽的底表面和侧壁之上形成栅电介质层；在栅电介质层之上形成第一功函数层；将功函数调整元素掺杂到第一功函数层的一部分中，以形成第二功函数层；形成部分填充栅沟槽的栅导电层；以及在栅沟槽的两侧上、半导体衬底的内部形成掺杂区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711293416.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：半导体基底以及半导体元件
- 同类专利
- 专利分类
