[发明专利]具有掩埋栅结构的半导体器件及其制造方法

权利要求书

1.一种用于制造半导体器件的方法，其包括：

在半导体衬底中形成栅沟槽；

在栅沟槽的底表面和侧壁之上形成栅电介质层；

在栅电介质层之上形成第一功函数内衬；

将功函数调整元素掺杂到第一功函数内衬的一部分中，以形成第二功函数内衬；

形成部分填充栅沟槽的栅导电层；以及

在栅沟槽的两侧上、半导体衬底的内部形成掺杂区,

其中，第二功函数内衬形成为与栅沟槽的侧壁重叠，并且仅在平行于所述栅沟槽的侧壁的方向上延伸，

其中，第一功函数内衬的未掺杂部分形成为与栅沟槽的底表面重叠，并且仅在平行于所述栅沟槽的底表面的方向上延伸；以及

其中，第一功函数内衬和第二功函数内衬为薄层，且为均匀厚度的延续层；

其中，第二功函数内衬具有比第一功函数内衬低的功函数。

2.根据权利要求1所述的方法，其中，功函数调整元素的掺杂是经由倾斜注入工艺以相对于栅沟槽的侧壁倾斜的角度执行的。

3.根据权利要求1所述的方法，其中，第一功函数内衬包括氮化钛。

4.根据权利要求1所述的方法，其中，功函数调整元素包括碳、氢或它们的组合。

5.根据权利要求1所述的方法，其中，栅导电层包括钨或氮化钛。

6.根据权利要求1所述的方法，其中，掺杂区具有与第二功函数内衬部分重叠的深度。

7.根据权利要求1所述的方法，在形成部分填充栅沟槽的栅导电层之后，还包括：

在栅导电层之上形成阻挡层；

在阻挡层之上形成掺杂有N型杂质的多晶硅层；以及

在多晶硅层之上形成覆盖层，

其中，多晶硅层与掺杂区重叠。

8.一种用于制造半导体器件的方法，包括：

在半导体衬底中形成栅沟槽；

在栅沟槽的底表面和侧壁之上形成栅电介质层；

在栅电介质层之上形成第一功函数内衬；

将功函数调整元素掺杂到第一功函数内衬的一部分中，以形成第二功函数内衬；

形成部分填充栅沟槽的栅导电层；以及

在栅沟槽的两侧上、半导体衬底的内部形成掺杂区，

其中，第二功函数内衬形成为与栅沟槽的底表面重叠，并且仅在平行于所述栅沟槽的底表面的方向上延伸，

其中，第一功函数内衬的未掺杂部分形成为与栅沟槽的侧壁重叠，并且仅在平行于所述栅沟槽的侧壁的方向上延伸，

其中，第二功函数内衬具有比第一功函数内衬高的功函数；以及

其中，第一功函数内衬和第二功函数内衬为薄层，且为均匀厚度的延续层。

9.根据权利要求8所述的方法，其中，经由垂直注入工艺，在相对于栅沟槽的底表面的垂直方向上执行功函数调整元素的掺杂。

10.根据权利要求8所述的方法，其中，功函数调整元素包括氧、氮、铝或它们的组合。

11.根据权利要求8所述的方法，其中，掺杂区具有与设置在栅沟槽的侧壁上的第一功函数内衬的未掺杂部分部分重叠的深度。