[发明专利]集成电路制造方法在审
| 申请号： | 201711237590.X | 申请日： | 2017-11-30 |
| 公开（公告）号： | CN109559979A | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 王宏钧;刘楫平;蔡振坤;简玮成;黄文俊 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;G03F1/36 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 冯志云;张福根 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路制造方法，包括：接收包括一集成电路特征的集成电路设计布局，集成电路特征指定一掩模特征，掩模特征透过将辐射对设置于一基板上的一光刻胶的一部份进行选择性地曝光；判断设置于基板上且介于光刻胶与基板之间的一底层的地形信息；对集成电路特征执行一光学邻近校正过程，以产生修改的集成电路特征，其中执行光学邻近校正过程包括使用底层的地形信息来补偿被导引至光刻胶的部份的辐射量，从而使得光刻胶的部份曝光于辐射目标剂量；以及提供包括修改的集成电路特征的修改的集成电路设计布局，以根据修改的集成电路设计布局制造掩模。 | ||
| 搜索关键词： | 集成电路特征 光刻胶 集成电路设计布局 基板 光学邻近校正 集成电路制造 地形信息 掩模特征 曝光 辐射目标 辐射量 导引 掩模 辐射 制造 | ||
【主权项】：
1.一种集成电路制造方法，包括：接收包括一集成电路特征的一集成电路设计布局，上述集成电路特征指定一掩模特征，上述掩模特征透过将辐射对设置于一基板上的一光刻胶的一部份进行选择性地曝光；判断设置于上述基板上且介于上述光刻胶以及上述基板之间的一底层的地形信息；对上述集成电路特征执行一光学邻近校正过程，以产生一修改的集成电路特征，其中执行上述光学邻近校正过程包括使用上述底层的上述地形信息来补偿被导引至上述光刻胶的上述部份的一辐射量，从而使得上述光刻胶的上述部份曝光于一辐射目标剂量；以及提供包括上述修改的集成电路特征的一修改的集成电路设计布局，以根据上述修改的集成电路设计布局制造一掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711237590.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构及其形成方法
- 下一篇：制造集成电路器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
