[发明专利]集成电路制造方法

说明书

一种集成电路制造方法，包括：接收包括一集成电路特征的集成电路设计布局，集成电路特征指定一掩模特征，掩模特征透过将辐射对设置于一基板上的一光刻胶的一部份进行选择性地曝光；判断设置于基板上且介于光刻胶与基板之间的一底层的地形信息；对集成电路特征执行一光学邻近校正过程，以产生修改的集成电路特征，其中执行光学邻近校正过程包括使用底层的地形信息来补偿被导引至光刻胶的部份的辐射量，从而使得光刻胶的部份曝光于辐射目标剂量；以及提供包括修改的集成电路特征的修改的集成电路设计布局，以根据修改的集成电路设计布局制造掩模。

技术领域

本发明有关于微影优化技术，特别有关于光学邻近校正(optical proximitycorrection,OPC)技术。

背景技术

因集成电路技术不断朝更小的特征尺寸(例如32纳米、28纳米、20纳米及更小)发展，使得集成电路设计变得更具挑战性。举例来说，当制造集成电路装置时，集成电路装置性能受到微影印刷性能(printability capability)很大的影响，其表示形成于一晶片上对应于由集成电路设计布局所定义的目标图案的一最后晶片图案的结果。为了提高微影印刷性能，引入了各种着重于优化用于将对应于目标图案的一图像投影于晶片上的一掩模的方法，例如光学邻近校正(OPC)、掩模邻近校正(mask proximity correction,MPC)、逆微影技术(inverse lithography technology,ILT)以及源掩模优化(source maskoptimization,SMO)。尽管上述方法一般而言足以达到预期的目的，但在各方面并不完全令人满意。

发明内容

本发明一实施例提供一种集成电路制造方法，包括：接收包括一集成电路特征的集成电路设计布局，集成电路特征指定一掩模特征，掩模特征透过将辐射对设置于一基板上的一光刻胶的一部份进行选择性地曝光；判断设置于基板上且介于光刻胶与基板之间的一底层的地形信息；对集成电路特征执行一光学邻近校正过程，以产生修改的集成电路特征，其中执行光学邻近校正过程包括使用底层的地形信息来补偿被导引至光刻胶的部份的辐射量，从而使得光刻胶的部份曝光于辐射目标剂量；以及提供包括修改的集成电路特征的修改的集成电路设计布局，以根据修改的集成电路设计布局制造掩模。

附图说明

本发明可透过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征并未依照比例绘制，并且仅用于说明的目的。事实上，为了清楚论述，各种特征的尺寸可以任意地增加或者减少。

图1是显示根据本发明各种实施例所述的集成电路(IC)制造系统的简化操作图以及与集成电路制造系统相关的集成电路制造流程。

图2是显示根据本发明各种实施例所述的集成电路装置的一横截面侧视的示意图。

图3是显示根据本发明各种实施例所述的基于光学邻近校正(OPC)的计算微影方法的流程图。

图4是显示根据本发明各种实施例所述的示例性反射率校正图的示意图。

图5A～5E是显示根据本发明各种实施例所述的经过微影优化处理的集成电路特征的示意图(俯视图)。

图6是显示根据本发明各种实施例所述的另一种基于光学邻近校正的计算微影方法的流程图。

图7是显示根据本发明各种实施例所述的另一种基于光学邻近校正的计算微影方法的流程图。

图8是显示根据本发明各种实施例所述的掩模优化系统的简化操作图。

【符号说明】

10～集成电路制造系统

112～集成电路特征

114～目标轮廓

122～分割点