[发明专利]半导体结构的制造方法有效
申请号: | 201711082329.7 | 申请日: | 2017-11-07 |
公开(公告)号: | CN109755180B | 公开(公告)日: | 2021-01-12 |
发明(设计)人: | 林庚平;欧阳自明;李书铭;黑川哲治 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马雯雯;臧建明 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体结构及其制造方法。所述半导体结构包括基底、多个栅极结构、多个介电结构以及间隙壁。所述多个栅极结构配置于所述基底上。所述多个介电结构分别配置于每一个所述栅极结构与所述基底之间,其中每一所述介电结构的顶部宽度小于底部宽度。所述间隙壁配置于所述栅极结构的侧壁上,且覆盖所述介电结构的侧壁。 | ||
搜索关键词: | 半导体 结构 制造 方法 | ||
【主权项】:
1.一种半导体结构的制造方法,包括:提供基底,所述基底具有存储器区与周边区,其中所述存储器区中的所述基底上具有第一介电层,且所述周边区中的所述基底上具有第二介电层;在所述第一介电层上形成多个第一栅极结构以及在所述第二介电层上形成至少一第二栅极结构;在所述基底上形成第三介电层,所述第三介电层覆盖所述基底、所述第一介电层、所述第一栅极结构、所述第二介电层与所述第二栅极结构;移除所述第一栅极结构两侧的所述基底上的所述第一介电层与所述第三介电层;移除剩余的所述第三介电层与部分所述第一介电层;形成第四介电层,以覆盖所述第二栅极结构的侧壁、所述存储器区中的基底、所述第一介电层以及所述第一栅极结构;形成第五介电层,以覆盖所述周边区的所述基底与所述第二栅极结构;以及移除所述存储器区中的所述基底上的所述第四介电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711082329.7/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:基于Dummy结构的MIM电容
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造