[发明专利]半导体结构的制造方法

说明书

本发明提供一种半导体结构及其制造方法。所述半导体结构包括基底、多个栅极结构、多个介电结构以及间隙壁。所述多个栅极结构配置于所述基底上。所述多个介电结构分别配置于每一个所述栅极结构与所述基底之间，其中每一所述介电结构的顶部宽度小于底部宽度。所述间隙壁配置于所述栅极结构的侧壁上，且覆盖所述介电结构的侧壁。

技术领域

本发明涉及一种半导体结构及其制造方法，尤其涉及一种相邻的栅极结构之间具有较大的间距的半导体结构及其制造方法。

背景技术

动态随机存取存储器为一种常见的易失性存储器，其是由多个存储单元所构成。每一个存储单元主要是由晶体管及其所操控的电容器所构成，且每一个存储单元通过字符线与比特线而彼此电性连接。

一般来说，上述的电容器会通过配置于层间介电层(inter-layer dielectriclayer)中的接触窗(contact)来与晶体管的源极/漏极区电性连接。换句话说，上述的接触窗会穿过存储单元阵列中相邻的晶体管之间的介电层而与基底连接。随着元件尺寸的持续缩小，相邻的晶体管之间的间距也随之减小，导致接触窗无法有效地与基底连接，因而对元件效能造成影响。

发明内容

本发明提供一种半导体结构，其中相邻的栅极结构之间具有较大的间距。

本发明提供一种半导体结构的制造方法，其用以制造上述的半导体结构。

本发明的半导体结构的制造方法包括以下步骤。提供基底，所述基底具有存储器区与周边区，其中所述存储器区中的所述基底上具有第一介电层，且所述周边区中的所述基底上具有第二介电层。在所述第一介电层上形成多个第一栅极结构以及于所述第二介电层上形成至少一第二栅极结构。在所述基底上形成第三介电层，所述第三介电层覆盖所述基底、所述第一介电层、所述第一栅极结构、所述第二介电层与所述第二栅极结构。移除所述第一栅极结构两侧的所述基底上的所述第一介电层与所述第三介电层。移除剩余的所述第三介电层与部分所述第一介电层。形成第四介电层，以覆盖所述第二栅极结构的侧壁、所述存储器区中的基底、所述第一介电层以及所述第一栅极结构。形成第五介电层，以覆盖所述周边区的所述基底与所述第二栅极结构。移除所述存储器区中的所述基底上的所述第四介电层。

在本发明的半导体结构的制造方法的一实施例中，所述第一介电层、所述第二介电层、所述第三介电层与所述第五介电层各自例如为氧化物层。

在本发明的半导体结构的制造方法的一实施例中，所述第四介电层例如为氮化物层。

在本发明的半导体结构的制造方法的一实施例中，在形成所述第三介电层之后以及在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之前还包括于所述周边区的所述基底上形成罩幕层，移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层的方法例如为进行非等向性蚀刻制程，且在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之后以及在移除剩余的所述第三介电层与部分所述第一介电层之前还包括移除所述罩幕层。

在本发明的半导体结构的制造方法的一实施例中，移除剩余的所述第三介电层与部分所述第一介电层的方法例如为进行等向性蚀刻制程。

在本发明的半导体结构的制造方法的一实施例中，形成所述第四介电层的方法包括以下步骤。在所述基底上共形地形成介电材料层。在所述存储器区中的所述基底上形成罩幕层。进行非等向性蚀刻制程，移除部分所述介电材料层。移除所述罩幕层。