[发明专利]制造半导体器件的方法和半导体器件有效

专利信息
申请号: 201711027361.5 申请日: 2017-10-27
公开(公告)号: CN109103197B 公开(公告)日: 2020-12-18
发明(设计)人: 吴云骥;曾郁雯 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/11568 分类号: H01L27/11568;H01L27/1157
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 非易失性存储器(NVM)单元半导体线,该半导体线包括选择栅极部分和控制栅极部分。NVM单元包括在选择栅极部分处形成的选择晶体管以及在控制栅极部分处形成的控制晶体管。选择晶体管包括设置在选择栅极部分周围的栅极介电层以及设置在栅极介电层上的选择栅电极。控制晶体管包括设置在控制栅极部分周围的堆叠的介电层、设置在堆叠的介电层上的栅极介电层以及设置在栅极介电层上的控制栅电极。堆叠的介电层包括设置在控制栅极部分上的第一氧化硅层、设置在第一氧化硅层上的电荷捕获层以及设置在电荷捕获层上的第二氧化硅层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。
搜索关键词: 制造 半导体器件 方法
【主权项】:
1.一种形成包括非易失性存储器(NVM)单元的半导体器件的方法,所述方法包括:在设置在衬底上的绝缘层上方形成半导体线,所述半导体线包括选择栅极部分和控制栅极部分;在所述半导体线的所述控制栅极部分周围形成堆叠的介电层;在所述半导体线的所述选择栅极部分周围以及在所述半导体线的所述控制栅极部分周围形成的所述堆叠的介电层上形成栅极介电层;在所述栅极介电层上形成包括伪选择栅极层的伪选择栅极结构并且在所述栅极介电层上形成包括伪控制栅极层的伪控制栅极结构;以及分别用金属选择栅极层和金属控制栅极层替换所述伪选择栅极层和所述伪控制栅极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711027361.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top