[发明专利]制造半导体器件的方法和半导体器件

权利要求书

1.一种形成包括非易失性存储器(NVM)单元的半导体器件的方法，所述方法包括：

在设置在衬底上的绝缘层之上形成半导体线，所述半导体线包括选择栅极部分和控制栅极部分，所述半导体线与所述绝缘层和所述衬底垂直间隔开；

在所述半导体线的所述控制栅极部分的顶部、底部和侧壁上形成堆叠的介电层，使得所述堆叠的介电层包裹所述控制栅极部分；

在所述半导体线的所述选择栅极部分周围以及在所述半导体线的所述控制栅极部分周围形成的所述堆叠的介电层上形成栅极介电层；

在所述栅极介电层上形成包括伪选择栅极层的伪选择栅极结构并且在所述栅极介电层上形成包括伪控制栅极层的伪控制栅极结构；以及

分别用金属选择栅极层和金属控制栅极层替换所述伪选择栅极层和所述伪控制栅极层。

2.根据权利要求1所述的方法，其中，形成所述半导体线包括：

在设置在所述绝缘层上的半导体层上形成掩模图案；

通过使用所述掩模图案作为蚀刻掩模图案化所述半导体层；以及

去除所述绝缘层的一部分，从而形成所述半导体线。

3.根据权利要求2所述的方法，其中，在形成所述掩模图案之前，通过一种或多种离子注入操作在所述半导体层中形成选择栅极阱层和控制栅极阱层。

4.根据权利要求2所述的方法，其中，在形成所述半导体线之后，通过一种或多种离子注入操作掺杂所述选择栅极部分和所述控制栅极部分。

5.根据权利要求1所述的方法，其中，形成所述半导体线包括：

在所述衬底上形成掩模图案；

蚀刻所述衬底，从而在所述衬底中形成凹槽并且在所述凹槽上方设置所述半导体线；以及

在所述凹槽中形成所述绝缘层。

6.根据权利要求5所述的方法，其中，在形成所述掩模图案之前，通过一种或多种离子注入操作在所述衬底中形成选择栅极阱层和控制栅极阱层。

7.根据权利要求5所述的方法，其中，在形成所述半导体线之后，通过一种或多种离子注入操作掺杂所述选择栅极部分和所述控制栅极部分。

8.根据权利要求1所述的方法，其中，所述堆叠的介电层包括由氧化物制成并且设置在所述半导体线的所述控制栅极部分上的第一介电层、设置在所述第一介电层上的第二介电层以及由氧化物制成并且设置在所述第二介电层上的第三介电层。

9.根据权利要求8所述的方法，其中，所述第二介电层包括选自SiN、SiON、HfO₂和ZrO₂组成的组的一种或多种材料。

10.根据权利要求1所述的方法，其中，所述伪选择栅极结构和所述伪控制栅极结构包括分别设置在所述伪选择栅极层和所述伪控制栅极层的相对侧上的第一侧壁间隔件，以及设置在所述第一侧壁间隔件上的第二侧壁间隔件。

11.根据权利要求10所述的方法，其中，形成所述伪选择栅极结构和所述伪控制栅极结构包括：

在所述栅极介电层上形成伪栅电极层；

图案化所述伪栅电极层，从而形成所述伪选择栅极层和所述伪控制栅极层，并且图案化所述栅极介电层；

形成所述第一侧壁间隔件；以及

形成所述第二侧壁间隔件。

12.根据权利要求11所述的方法，其中，在形成所述第一侧壁间隔件和形成所述第二侧壁间隔件之间，去除所述控制栅极部分上的未由所述伪控制栅极层和所述第一侧壁间隔件覆盖的所述堆叠的介电层。