[发明专利]制造半导体器件的方法和半导体器件

说明书

非易失性存储器(NVM)单元半导体线，该半导体线包括选择栅极部分和控制栅极部分。NVM单元包括在选择栅极部分处形成的选择晶体管以及在控制栅极部分处形成的控制晶体管。选择晶体管包括设置在选择栅极部分周围的栅极介电层以及设置在栅极介电层上的选择栅电极。控制晶体管包括设置在控制栅极部分周围的堆叠的介电层、设置在堆叠的介电层上的栅极介电层以及设置在栅极介电层上的控制栅电极。堆叠的介电层包括设置在控制栅极部分上的第一氧化硅层、设置在第一氧化硅层上的电荷捕获层以及设置在电荷捕获层上的第二氧化硅层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。

技术领域

本发明涉及制造半导体集成电路的方法，并且更具体地，涉及包括非易失性存储器的半导体器件及其制造方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了三维设计的发展。需要在半导体器件中集成非易失性存储器以实现半导体器件的更高的功能。

发明内容

本发明的实施例提供了一种形成包括非易失性存储器(NVM)单元的半导体器件的方法，所述方法包括：在设置在衬底上的绝缘层上方形成半导体线，所述半导体线包括选择栅极部分和控制栅极部分；在所述半导体线的所述控制栅极部分周围形成堆叠的介电层；在所述半导体线的所述选择栅极部分周围以及在所述半导体线的所述控制栅极部分周围形成的所述堆叠的介电层上形成栅极介电层；在所述栅极介电层上形成包括伪选择栅极层的伪选择栅极结构并且在所述栅极介电层上形成包括伪控制栅极层的伪控制栅极结构；以及分别用金属选择栅极层和金属控制栅极层替换所述伪选择栅极层和所述伪控制栅极层。

本发明的另一实施例提供了一种形成包括非易失性存储器(NVM)单元的半导体器件的方法，所述方法包括：在设置在衬底上的绝缘层上方形成半导体线，所述半导体线包括选择栅极部分和控制栅极部分；在所述半导体线的所述控制栅极部分周围形成堆叠的介电层；在所述半导体线的所述选择栅极部分周围以及在所述半导体线的所述控制栅极部分周围形成的所述堆叠的介电层上形成伪栅极介电层；在所述伪栅极介电层上形成包括伪选择栅极层的伪选择栅极结构，并且在所述伪栅极介电层上形成包括伪控制栅极层的伪控制栅极结构；以及分别用栅极介电层、金属选择栅极层和金属控制栅极层替换所述伪栅极介电层、所述伪选择栅极层和所述伪控制栅极层。

本发明的又一实施例提供了一种包括非易失性存储器(NVM)单元的半导体器件，其中：所述非易失性存储器单元包括半导体线，所述半导体线设置在绝缘层上方，绝缘层设置在衬底上，所述半导体线包括选择栅极部分和控制栅极部分，所述非易失性存储器单元包括在所述选择栅极部分处形成的选择晶体管以及在所述控制栅极部分处形成的控制晶体管，所述选择晶体管包括设置在所述选择栅极部分周围的栅极介电层以及设置在所述栅极介电层上的选择栅电极，所述控制晶体管包括设置在所述控制栅极部分周围的堆叠的介电层、设置在所述堆叠的介电层上的栅极介电层以及设置在所述栅极介电层上的控制栅电极，以及所述堆叠的介电层包括设置在所述控制栅极部分上的第一氧化硅层、设置在所述第一氧化硅层上的电荷捕获层以及设置在所述电荷捕获层上的第二氧化硅层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的实施例的非易失性存储器单元的立体图。图1B是对应于沿着图1A的X1-X1线的平面P_XY的截面图，图1C是对应于图1A的线Y2-Y2的截面图并且图1D是对应于图1A的线Y1-Y1的截面图。图1E是根据本发明的实施例的非易失性存储器单元的立体图。

图2示出了根据本发明的实施例的半导体器件制造工艺中的各个阶段的一个。

图3示出了根据本发明的实施例的半导体器件制造工艺中的各个阶段的一个。