[发明专利]单一引线‑框架堆叠的芯片电流绝缘子在审
申请号: | 201710825798.7 | 申请日: | 2017-09-14 |
公开(公告)号: | CN107818966A | 公开(公告)日: | 2018-03-20 |
发明(设计)人: | G·博纳蒂尼斯 | 申请(专利权)人: | 美国亚德诺半导体公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/64;H01L21/48 |
代理公司: | 中国国际贸易促进委员会专利商标事务所11038 | 代理人: | 周阳君 |
地址: | 美国马*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及单一引线‑框架堆叠的芯片电流绝缘子。本发明描述用于在不同电压下运行的两个电路之间提供电绝缘的绝缘子,其中包括绝缘组件和两个电路的组件的多个半导体芯片堆叠在彼此顶部,以提供横向紧凑的布置。绝缘屏障电气分离两个电路,并且绝缘子可以提供用于在两个电路之间传送信息和/或电力的通信信道。绝缘子可包括在具有堆叠的芯片配置的集成器件中,其中第一半导体芯片包括两个电路的第一电路的绝缘子和组件,并且位于所述第一半导体芯片上的第二半导体芯片包括两个电路的第二电路的组件。绝缘子的两个部件可以形成在第一半导体芯片的分开的层中。 | ||
搜索关键词: | 单一 引线 框架 堆叠 芯片 电流 绝缘子 | ||
【主权项】:
集成绝缘装置,包括:第一半导体芯片,包括:至少一种第一电路;和至少一种绝缘子,具有位于第一半导体芯片的第一层中的第一绝缘组件和位于第一半导体芯片的第二层中的第二绝缘组件;和位于所述第一半导体芯片上的第二半导体芯片,其中所述第二半导体芯片具有至少一种第二电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710825798.7/,转载请声明来源钻瓜专利网。
- 上一篇:半导体封装件及制造再分布图案的方法
- 下一篇:包括测试单元的显示设备