[发明专利]单一引线‑框架堆叠的芯片电流绝缘子

说明书

技术领域

本申请涉及在电路之间提供电流绝缘的电流绝缘子。

背景技术

绝缘子在彼此通信的电路之间提供电绝缘。在某些情况下，彼此通信的电路在不同的电压下操作，例如一个在相对较高的电压，另一个在相对较低的电压。在某些情况下，电路参考不同的电接地电位，使得电路之一中的电压与另一电路中的电压不同。绝缘子用于将在相对较高的电压域中操作的第一电路与在相对较低的电压域中工作的第二电路进行电隔离，或者电隔离参考不同接地电位的电路。绝缘屏障被证明在两电路之间，以防止不必要的电压交叉。绝缘子提供跨绝缘屏障的通信。

发明内容

本发明描述用于在不同电压下运行的两个电路之间提供电绝缘的绝缘子，其中包括绝缘组件和两个电路的组件的多个半导体芯片堆叠在彼此顶部，以提供横向紧凑的布置。绝缘屏障电气分离两个电路，并且绝缘子可以提供用于在两个电路之间传送信息和/或电力的通信信道。绝缘子可包括在具有堆叠的芯片配置的集成器件中，其中第一半导体芯片包括两个电路的第一电路的绝缘子和组件，并且位于所述第一半导体芯片上的第二半导体芯片包括两个电路的第二电路的组件。绝缘子的两个部件可以形成在第一半导体芯片的分开的层中。

在一些实施方案中，提供集成绝缘装置。集成绝缘装置包括：第一半导体芯片，包括：至少一种第一电路；和至少一种绝缘子，具有位于第一半导体芯片的第一层中的第一绝缘组件和位于第一半导体芯片的第二层中的第二绝缘组件。集成绝缘装置还包括位于所述第一半导体芯片上的第二半导体芯片。第二半导体芯片具有至少一种第二电路。

在一些实施方案中，提供一种制造具有绝缘子的集成器件的方法。该方法包括在第一半导体芯片的第一层中形成第一绝缘组件。第一半导体芯片包括至少一种第一电路。该方法还包括在第一半导体芯片的第二层中形成第二绝缘组件，并且将第二半导体芯片定位在第一半导体芯片上。第二半导体芯片包括至少一种第二电路。

在一些实施方案中，系统包括：第一半导体芯片和位于所述第一半导体芯片上的第二半导体芯片。第一半导体芯片包括：至少一种第一电路，被构造为在第一电压域下运行；和至少一种绝缘子，具有位于第一半导体芯片的第一层中的第一绝缘组件和位于第一半导体芯片的第二层中的第二绝缘组件。第二半导体芯片具有至少一种第二电路，被构造为在与第一电压域不同的第二电压域下运行。

附图说明

将参考以下附图描述本申请的各个方面和实施例。应当理解，附图不一定按比例绘制。出现在多个图中的项目在其出现的所有图中由相同的附图标记表示。

图1是具有堆叠的构造的集成绝缘装置的图。

图2A是具有堆叠的构造的集成绝缘装置的剖视图，其中堆叠在第一半导体芯片上的第二半导体芯片不重叠第一半导体芯片的绝缘子。

图2B是图2A中所示的集成绝缘装置的平面视图。

图2C是具有定位在另一半导体芯片上的两个半导体芯片的集成绝缘装置的平面视图，其中形成绝缘子。

图3A是具有堆叠的构造的集成绝缘装置的剖视图，其中堆叠在第一半导体芯片上的第二半导体芯片重叠第一半导体芯片的绝缘子。

图3B是图3A中所示的集成绝缘装置的平面视图。

图4A是具有堆叠的构造的集成绝缘装置的剖视图，其中第二半导体芯片堆叠在第一半导体芯片上，并且通孔形成通过第二半导体芯片。

图4B是具有堆叠的构造的集成绝缘装置的剖视图，包括位于第一半导体芯片和第二半导体芯片之间的支柱。

图4C是图4A中所示的集成器件的平面视图。

图5是制造具有堆叠的构造的本文所述类型的集成绝缘装置的示例性方法。

具体实施方式

电绝缘子和它们隔离的电路可以在半导体芯片上微加工。为了与半导体芯片上的电气部件进行电连接，芯片通常放置在引线框架上，引线框架是具有可以连接到半导体芯片上的电触点的电触点的支撑结构。本申请的各方面提供了电(电流)绝缘子，其与隔离的电路的至少一些部件一起形成在彼此顶部堆叠的多个半导体芯片上，允许使用单引线框架，用于与堆叠的半导体芯片电连接。因此，在一些实施方案中，在堆叠的半导体芯片结构中设置包括电绝缘体和隔离电路部件的集成电气装置，该堆叠的半导体芯片结构设置在单引线框架上。堆叠的芯片绝缘子配置可以应用于各种类型的绝缘子技术，包括电感耦合绝缘子，电容耦合绝缘子和射频耦合绝缘子，通过在堆叠的芯片结构的半导体芯片之一中形成不同类型的绝缘组件。