[发明专利]一种基于北斗的同步数据采集装置、方法及系统在审

专利信息
申请号: 201710784559.1 申请日: 2017-09-04
公开(公告)号: CN107577626A 公开(公告)日: 2018-01-12
发明(设计)人: 卞正防 申请(专利权)人: 苏州军盾科技有限公司
主分类号: G06F13/20 分类号: G06F13/20;G01S19/42
代理公司: 常州市权航专利代理有限公司32280 代理人: 袁兴隆
地址: 215400 江苏省苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提出一种基于北斗的同步数据采集装置、方法及系统,涉及数据采集技术领域。该装置、方法及系统通过信号接收模块接收北斗卫星导航定位系统发送的时间信号,同步控制模块基于时间信号及频率基准信号生成同步转换信号后,再响应处理器传输的格式转换指令而依据同步转换信号的频率控制模数转换模块将模拟信号转换为数字信号,从而完成同步数据采集装置对于现场参数的采集,由于时间信号是北斗卫星导航定位系统统一发送的,因此不同的同步数据采集装置具有相同的标准的时间信号,因而不同的同步数据采集装置能做到对于数据采集过程的精准同步,从而便于数据处理中心获取准确的现场情况后做出相应的处理。
搜索关键词: 一种 基于 北斗 同步 数据 采集 装置 方法 系统
【主权项】:
一种基于北斗的同步数据采集装置,其特征在于,所述同步数据采集装置包括:处理器、信号输入模块、信号接收模块、同步控制模块以及模数转换模块,所述信号输入模块、所述信号接收模块、所述同步控制模块以及所述模数转换模块分别与所述处理器电连接,所述信号接收模块、所述同步控制模块以及所述模数转换模块依次电连接;所述信号接收模块用于接收北斗卫星导航定位系统发送的时间信号,并将所述时间信号传输至所述处理器及所述同步控制模块;所述信号输入模块用于将数据采集指令传输至所述处理器;所述处理器用于接收所述时间信号并将频率基准信号及响应所述数据采集指令而生成的格式转换指令传输至所述同步控制模块;所述同步控制模块用于基于所述时间信号及所述频率基准信号生成同步转换信号,所述同步控制模块还用于响应所述格式转换指令而依据所述频率基准信号的频率控制所述模数转换模块将一数据采集模块传输的模拟信号转换为数字信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州军盾科技有限公司,未经苏州军盾科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710784559.1/,转载请声明来源钻瓜专利网。

同类专利
  • 一种满足相互高速传输的数字信号处理平台-201910640673.6
  • 彭选松;徐少波;曾志雄;阳亚娟 - 武汉鑫诚欣科技有限公司
  • 2019-07-16 - 2019-11-01 - G06F13/20
  • 本发明公开了一种满足相互高速传输的数字信号处理平台,包括开发平台,所述开发平台包括DA、处理平台、信号采集处理系统和程序升级模块,所述处理平台包括ADS62P49芯片、FPGA芯片和DSP芯片,所述ADS62P49芯片与FPGA芯片实现双向连接,并且FPGA芯片与DSP芯片实现双向连接,所述DSP芯片通过rapidIO与FPGA芯片实现双向连接,所述ADS62P49芯片与DA实现双向连接,本发明涉及数字信号处理技术领域。该满足相互高速传输的数字信号处理平台,通过开发平台包括DA、处理平台、信号采集处理系统和程序升级模块,实现无线电信号高速采集和高速信号处理,提高整体的传输效率,通过DSP芯片与DDRIII‑SDRAM实现双向连接,峰值处理能力为320000MMACS,实现数字信号之间的高速传输。
  • 由MCU的I/0口识别四种端口状态及区分外设种类的方法-201910571538.0
  • 肖瑀 - 亚世光电股份有限公司
  • 2019-06-28 - 2019-10-15 - G06F13/20
  • 本发明提供一种由MCU的I/0口识别四种端口状态及区分外设种类的方法,四种端口状态分别为:状态一:直接接逻辑高电平端口;状态二:直接接逻接地的端口;状态三:带上拉电阻的端口;状态四:带下拉电阻的端口。识别四种端口状态的方法为:由单片机MCU的一个I/O口进行识别,单片机芯片内部的I/O口受程序指令控制能够设定浮空输入:开关K1、开关K2断开,上拉输入:开关K1闭合、开关K2断开,下拉输入:开关K1断开、开关K2闭合,三种模式。利用MCU的I/0口识别四种端口状态并用其对外设种类进行区分,可以识别2的N+1次方个外设(N为MCUI/O口的数量),可以降低成本,尤其是增加外设或新的供应商器件扩容时,可以在不改变硬件结构的前提下实现。
  • I3C双边沿通讯电路及电子设备-201910762476.1
  • 周成龙;赵方亮;杜辉;韩志伟 - 广东高云半导体科技股份有限公司
  • 2019-08-19 - 2019-09-24 - G06F13/20
  • 本申请涉及一种I3C双边沿通讯电路及电子设备,涉及电子技术领域。本申请提供了一种I3C双边沿通讯电路,通过在电路中设置双边沿解串模块和双边沿串化模块,并通过通讯控制器使电路分时工作于双边沿解串状态和双边沿串化状态,当电路工作于双边沿解串状态时,所述双边沿解串模块在一个时钟的上升沿和下降沿对接收到的串行数据信号,并将两组并行数据信号输送至主控制器,当电路工作于双边沿串化状态时,双边沿串化模块在一个时钟上的上升沿和下降沿对接收到的并行数据信号进行双边沿串化以产生串行数据信号,并将串行数据信号输送至传感器。本申请可提高数据吞吐量。
  • 一种多通道数字信号处理的方法-201910461049.X
  • 李梓卓;周睿;桂林 - 武汉理工大学
  • 2019-05-30 - 2019-09-06 - G06F13/20
  • 本发明公开了一种多通道数字信号处理的方法,其方法如下:S1:使用多通道数据采集模块对数据进行采集;S2:采集到的数据通过信号放大器和校准补偿处理器进行处理和放大;S3:处理后的数据信号再通过模数转换器转换成数字信号;S4:S3中得到的数字信号再通过数字信号处理器和现场可编程门阵列器件对数字信号进行处理;S5:处理后的信号通过通讯模块进行传输,该发明可以明显提高处理的效率,准确度。
  • 一种可切换高低速端口的FPGA板卡及服务器-201610876448.9
  • 薛广营;黄振华 - 郑州云海信息技术有限公司
  • 2016-10-08 - 2019-08-02 - G06F13/20
  • 本发明公开了一种可切换高低速端口的FPGA板卡及服务器,该FPGA板卡除了包括设置有第一高速收发器端口、第二高速收发器端口以及控制端口的FPGA芯片、电源、第一HS收发连接器、第二HS收发连接器、与电源连接的HS电源连接器,与控制端口连接的HS控制连接器,还包括第一IO端口以及与第一IO端口连接的第一LS收发连接器、第二IO端口以及与第二IO端口连接的第二LS收发连接器、与电源连接的LS电源连接器、用于切换控制信号的CPLD以及与CPLD的第二输入端连接的LS控制连接器,且还要求各相应连接器之间的信号定义相同,各相应连接器之间的相对位置以及距离相同。本发明能够使得高速收发器在总线支持的所有速率下工作,提高了FPGA板卡的整体性能。
  • 一种基于可重构计算的高性能弹性连接架构及方法-201910350931.7
  • 向志宏;吴君安;杨延辉 - 北京超维度计算科技有限公司
  • 2019-04-28 - 2019-07-26 - G06F13/20
  • 本发明涉及一种基于可重构计算的高性能弹性连接架构,包括:协议控制器、桥接模块和高性能弹性连接通道。协议控制器通过配置总线、数据总线与主控系统进行通信。桥接模块通过高性能弹性连接通道与协议控制器以及可重构计算单元RPU阵列相连接。协议控制器接收第一配置信息并进行协议转换,然后发送给桥接模块。桥接模块根据协议转换后的第一模块配置信息,将PRU阵列中不同PRU按照配置顺序进行桥接;以及将用于配置RPU阵列的第一配置信息传输至RPU阵列,以便RPU阵列按照第一RPU阵列配置信息进行配置,执行不同计算任务。
  • 参数处理方法及装置-201510127797.6
  • 梁冬冬;吴枫;王剑波 - 中兴通讯股份有限公司
  • 2015-03-23 - 2019-07-05 - G06F13/20
  • 本发明提供了一种参数处理方法及装置,其中,该方法包括:中央处理器CPU为用于发送信号的发送芯片配置预加重参数和/或为用于接收信号的接收芯片配置均衡参数,其中,该预加重参数用于调整发送芯片的发送信号,均衡参数用于调整接收芯片的接收信号;将接收芯片接收的接收信号的眼图信息与标准眼图信息进行比对;根据比对结果对预加重参数和/或均衡参数进行处理。通过本发明,解决了相关技术中存在的在调整预加重和均衡参数时,需要耗费大量的人力和时间,以及可靠性差的问题,进而达到了降低调整预加重和均衡参数所耗费的人力和时间,提高可靠性的效果。
  • 一种状态指示的方法及电子设备-201310270380.6
  • 刘大鹏 - 联想(北京)有限公司
  • 2013-06-28 - 2019-06-25 - G06F13/20
  • 本申请公开了一种状态指示的方法及电子设备,应用于包括一数据传输端口的电子设备中,所述方法包括:获得用于表征所述数据传输端口的端口状态的第一状态信息;基于所述第一状态信息,判断所述端口状态是处于禁能状态还是使能状态;在所述端口状态处于所述禁能状态时,生成第一指示指令;执行所述第一指示指令,生成并输出第一指示信号。
  • 输入输出扩展芯片以及其验证方法-201610679377.3
  • 郭秀丽;侯慧瑛;惠志强 - 上海兆芯集成电路有限公司
  • 2016-08-17 - 2019-06-04 - G06F13/20
  • 一种输入输出扩展芯片,包括侦错用信号产生器、侦错用封包产生器、路由器以及至少一信号下行端口。该侦错用信号产生器将根据该输入输出扩展芯片内部主流时钟自该输入输出扩展芯片中至少一硬件模块采样获得的信号组合产生侦错用信号。该侦错用封包产生器产生侦错用封包,其中该侦错用封包乘载该侦错用信号。该侦错用封包经由上述至少一信号下行端口中的其中一个从该输入输出扩展芯片输出以进行信号侦错。
  • 一种接口总线装置-201822032845.5
  • 张洪柳;郭勇 - 青岛方寸微电子科技有限公司
  • 2018-12-04 - 2019-05-31 - G06F13/20
  • 本公开公开了一种接口总线装置,为数据和命令传输通道单独配置FIFO数据缓存器,并设置了相应的通路控制和状态信号数据传输线,实现了数据和命令的分开传输,提高了总线的通讯效率,接口信号简洁明了,通过FIFO传输机制实现,可有效减少通信信号线数量,且可以支持流控传输,解决了短包传输的问题,实现了ASIC/SoC与FPGA间高速数据及命令通信的可扩展性及兼容性。
  • 一种存储设备及存储系统-201711080057.7
  • 戴庆军;高振中;陈业嘉;黄利兵 - 中兴通讯股份有限公司
  • 2017-11-06 - 2019-05-14 - G06F13/20
  • 本发明实施例提供一种存储设备及存储系统,存储设备的IO接口卡通过背板连接器安装在背板上,主控板设置有至少两个中央处理器,至少两个中央处理器的接口链路直接与背板连接,在该方式中,通过在主控板上设置多个CPU、使用这多个CPU的接口链路与IO接口卡连接,保证了一个主控板可以支持更多数量的IO接口卡,同时,由于CPU直接与IO接口卡连接,不需要设置PCIE桥片,解决了现有存储设备需要在CPU和IO接口卡之间加PCIE桥片导致的交换瓶颈的问题。
  • 一种数据处理方法、装置、系统及FPGA加速卡-201910016328.5
  • 郝锐;樊嘉恒 - 郑州云海信息技术有限公司
  • 2019-01-08 - 2019-05-10 - G06F13/20
  • 本发明公开了一种数据处理方法,包括:当接收到数据加速指令时,FPGA加速卡将HBM2中与数据加速指令相对的待加速数据读出并送入PR区域进行数据加速操作;其中,待加速数据为主机直接存储到HBM2中的数据;若数据加速操作执行完毕,则将加速处理后的数据存入HBM2中;该方法中主机直接将数据存入FPGA加速卡中的HBM2颗粒中;FPGA加速卡直接可以将HBM2中的数据读出送入PR区域进行数据加速,加速完毕后将数据反馈回HBM2颗粒中;即大大减少了主机与FPGA加速卡之间的数据传输时间以及数据搬移次数,并且部署更为方便;本发明还公开了一种数据处理装置、系统及FPGA加速卡,具有上述有益效果。
  • 一种数据处理方法及控制设备-201511000742.5
  • 钟培强;苏俊 - 华为技术有限公司
  • 2015-12-28 - 2019-04-05 - G06F13/20
  • 本发明实施例公开了一种数据处理方法及控制设备。所述数据处理方法应用于控制设备,所述控制设备连接至少一个功能元件,且包括至少一个寄存器,每个寄存器对应一个功能元件,所述方法包括:从至少一个功能元件中读取数据,将所读取的数据存储在至少一个功能元件对应的寄存器中;接收主机发送的数据读取指令;从数据读取指令所指示的功能元件对应的寄存器中读取数据;接收主机发送的功能元件数据写入指令,将功能元件数据写入指令中的待写入数据,写入功能元件数据写入指令所指示的功能元件中。在本发明中,实现了串行总线负载电容隔离,器件负载电容不再叠加,因此避免了电平误判以及台阶问题。
  • 智能卡主动式命令发送方法、装置、智能卡和终端设备-201810458191.4
  • 王伟;杨黄林;曹晓青 - 星汉智能科技股份有限公司
  • 2018-05-14 - 2019-03-26 - G06F13/20
  • 本申请涉及一种智能卡主动式命令发送方法、装置、智能卡和终端设备。所述方法包括:根据主动式命令,生成命令生成信号;主动式命令为在满足触发条件时生成的;在确认处于信号发送模式时,将命令生成信号传输给终端设备;在接收到终端设备根据命令生成信号反馈的状态命令时,执行状态命令,并向终端设备反馈主动式命令,本发明各实施例中的智能卡生成了主动式命令后能够主动地通过命令生成信号通知终端设备,以使终端设备向其索取主动式命令,改善了传统技术因需终端设备询问智能卡是否生成主动式命令而导致终端设备获取主动式命令的滞后性以及实时性差的问题,使得智能卡生成的主动式命令能够及时快速地被终端设备响应。
  • 一种射频组件及其专用SPI数据传输方法-201611204432.X
  • 闫康;桑会平 - 中国电子科技集团公司第五十四研究所
  • 2016-12-23 - 2019-03-15 - G06F13/20
  • 本发明公开了一种射频组件及其专用SPI数据传输方法,该发明是为满足阵列阵元控制以及小型化要求,设计的专用SPI数据传输方法。本发明采用了双片选,用于阵列行列地址的选择,从而在阵列规模较大情况下,有效地减少了片选信号线,降低了设备复杂度。本发明同时增加了装载使能控制功能,实现了对阵列所有阵元的同时幅相控制。本发明不但可以实现四通道的阵元控制还可以实现单通道、双通道的阵元控制,增加了本发明的适用性。
  • 信息传输方法以及系统-201811324587.6
  • 杨艳兴;薛广营 - 郑州云海信息技术有限公司
  • 2018-11-08 - 2019-03-08 - G06F13/20
  • 本发明公开了一种信息传输方法,包括通过服务器执行以下步骤:通过第一总线通道向存储端的存储设备传输所述数据信息;以及通过独立于所述第一总线通道的第二总线通道向存储端的监管设备传输所述监管信息。本发明还公开了一种信息传输的系统。本发明通过将两个相互独立的总线通道分别传输数据信息和监管信息,能够在不占用存储总线资源的情况下,传输监管信息。
  • 一种接口总线装置及数据通信协议-201811474507.5
  • 张洪柳;郭勇 - 青岛方寸微电子科技有限公司
  • 2018-12-04 - 2019-03-08 - G06F13/20
  • 本公开公开了一种接口总线装置及数据通信协议,设计了一种接口总线装置,为数据和命令传输通道单独配置FIFO数据缓存器,并设置了相应的通路控制和状态信号数据传输线,实现了数据和命令的分开传输,提高了总线的通讯效率,同时提出了基于本公开的接口总线装置的数据传输协议包括同步传输、异步传输和并行传输,接口信号简洁明了,通过FIFO传输机制实现,可有效减少通信信号线数量,且可以支持流控传输,解决了短包传输的问题,实现了ASIC/SoC与FPGA间高速数据及命令通信的可扩展性及兼容性。
  • 采用数据输入输出管理控制的电子装置-201510144257.9
  • 陈信勋;张诚豪;陈宏庆;苏耀群 - 联发科技股份有限公司
  • 2015-03-30 - 2019-03-01 - G06F13/20
  • 本发明提供一种采用数据输入输出管理控制的电子装置,所述采用数据输入输出管理控制的电子装置包括:管理数据输入输出总线;控制电路,用于从主机装置接收主机命令,以及输出多个管理数据输入输出命令以响应所述主机命令;以及管理数据输入输出主装置,用于从所述控制电路接收所述管理数据输入输出命令,以及传送所述管理数据输入输出命令到所述管理数据输入输出总线。本发明提供的采用数据输入输出管理控制的电子装置,能够增强对管理数据输入输出总线上的管理数据输入输出从装置的管理数据输入输出控制。
  • 一种数据处理方法、系统及电子设备-201811147429.8
  • 许幼岳 - 联想(北京)有限公司
  • 2018-09-29 - 2019-01-04 - G06F13/20
  • 本发明公开了一种数据处理方法、系统及电子设备,包括:确定主设备与从设备之间的通讯协议,确定主设备与从设备之间的通讯协议为I3C协议,当从设备向主设备发送第一信息时,通过I3C协议所对应的I3C总线将第一信息发送至主设备。本方案中主机板或BMC作为主设备与从设备采用I3C总线连接,实现了在不额外增加其他线路的情况下,从设备可以主动向主设备发送信息,简化了主机板或BMC的硬件线路,避免了现有技术中采用I2C总线连接主设备与从设备,要向实现从设备主动向总设备发送信息,需要从设备及主设备之间额外增加线路,导致的需要额外的引脚,同时,增加了线路的复杂度,为用户带来不便。
  • 跨时钟域数据的传输方法及装置-201610228005.9
  • 方励 - 珠海格力电器股份有限公司
  • 2016-04-12 - 2019-01-04 - G06F13/20
  • 本发明公开了一种跨时钟域数据的传输方法及装置。其中,该方法包括:时钟管理模块检测输出电路与输入电路的时钟频率;在输出电路的时钟频率高于输入电路的时钟频率的情况下,时钟管理模块控制输入电路按照第一采样拍数对输入电路的输出端的通信数据进行采样;在输出电路的时钟频率低于输入电路的时钟频率的情况下,时钟管理模块控制输入电路按照第二采样拍数对输入电路的输出端的通信数据进行采样,其中,第二采样拍数小于第一采样拍数。本发明解决了数据在不同时钟域进行传送的过程中,输出电路和输入电路的时钟频率不同导致数据传送不准确的技术问题。
  • 输入输出设备的访问方法及装置-201710449008.X
  • 张爽爽;高翔 - 龙芯中科技术有限公司
  • 2017-06-14 - 2018-12-25 - G06F13/20
  • 本发明提供的输入输出设备的访问方法及装置,通过接收并根据处理器核心发出的IO访问操作的目标地址,按照预设的多种判定逻辑中确定IO访问操作命中的判定逻辑,根据命中的判定逻辑所对应的寄存器组的预设属性位确定IO访问操作的类型。当确定IO访问操作为可加速写操作时,将IO访问操作写入缓冲列表,并向处理器核心反馈IO访问操作的写成功信号;当确定IO访问操作为可加速读操作时,向IO设备发送包括目标地址的第一读取请求以及目标地址的后续地址的第二读取请求,并接收IO设备返回的第一数据和第二数据;将第一数据发送至处理器核心,将第二数据存入数据缓冲区,从而提高了IO设备的读操作和写操作的速度,进而提高了访问效率。
  • 一种CPLD管脚复用方法与装置-201810759185.2
  • 梁超;赵现普 - 郑州云海信息技术有限公司
  • 2018-07-11 - 2018-12-07 - G06F13/20
  • 本发明公开了一种CPLD管脚复用方法与装置包括:在第一时间段,使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第一信号执行第一操作;在第二时间段,继续使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第二信号执行不同于第一操作的第二操作。本发明能够针对不同CPLD或不同类型的CPLD进行管脚复用,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
  • 一种电缆及其板卡互联系统-201810289732.5
  • 梁超;慈潭龙 - 郑州云海信息技术有限公司
  • 2018-04-03 - 2018-11-06 - G06F13/20
  • 本申请实施例提供一种电缆,包括:用于与第一连接器的pin脚1相连的第一端口,以及与第二连接器的pin脚2相连的第二端口,所述第一端口与所述第二端口之间用于传输GND信号接口;用于与所述第一连接器的pin3脚相连的第三端口,以及与所述第二连接器的pin脚44相连的第四端口,所述第三端口与所述第四端口之间用于传输第一通信信号;所述第一端口与所述第二端口之间传输的GND信号包括第一路GND信号和第二路GND信号,所述第一传输信号在所述第一路GND信号和所述第二路GND信号之间传输,所述第一路GND信号和所述第二路GND信号用于隔离所述第一通信信号。因此,本申请实施例提供的线缆,能够在板卡空间有限的情况下,有利于保证信号的完整性。
  • 一种POWERPC和FPGA的通信系统及通信方法-201810505924.5
  • 尹超;赵鑫鑫;李朋;姜凯 - 济南浪潮高新科技投资发展有限公司
  • 2018-05-19 - 2018-11-06 - G06F13/20
  • 本发明涉及接口通信技术领域,特别涉及一种POWERPC和FPGA的通信系统及通信方法。其系统结构包括PowerPC芯片与FPGA芯片,所述PowerPC芯片与FPGA芯片通过Local Bus总线及两个GPIO相连接,其中Local Bus总线和GPIO连接到FPGA芯片内部的控制逻辑,Local Bus总线连接到FPGA芯片内部的Local Bus控制模块,GPIO作为握手信号连接到FPGA芯片内部的读写控制模块,其中两个GPIO默认高电平。本发明的一种POWERPC和FPGA的通信系统及通信方法,其具有实现简单的特点,保证PowerPC和FPGA的数据通信。
  • 一种支持EDSFF-1C标准定义的硬盘背板-201810509430.4
  • 程鹏;赵伟涛 - 郑州云海信息技术有限公司
  • 2018-05-24 - 2018-11-06 - G06F13/20
  • 本发明提供一种支持EDSFF‑1C标准定义的硬盘背板,所述硬盘背板包括:供电连接器Power Conn、上行连接器OCulink Conn或Slimline Conn、PCIE Switch芯片、Clock Buffer、CPLD、硬盘连接器EDSFF‑1C SSD Conn和MOS;所述EDSFF‑1C SSD Conn分别与供电连接器Power Conn、PCIE Switch芯片、Clock Buffer和CPLD连接;所述PCIE Switch芯片、Clock Buffer和CPLD均与所述上行连接器OCulink Conn或Slimline Conn连接;所述CPLD与MOS连接。本发明解决了现有技术中缺少针对SFF‑TA‑1002规范的硬盘背板的问题,通过对新技术硬盘的支持进而扩展了服务器产品的种类,从而增加服务器竞争能力,另外可增加服务器存储密度,相比现有技术下的服务器存储,存储能力得到提升,提高了服务器空间利用率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top