[发明专利]一种外延工艺下多电源电压集成电路ESD保护网络

摘要

一种外延工艺下多电源电压集成电路ESD保护网络，包括电源VIO、地VSSIO、电源VCORE、地VSSCORE、二极管DD1、二极管DD2、二极管DD3、第一VIOSCR保护电路、第二VIOSCR保护电路、第三VIOSCR保护电路、VCORESCR保护电路以及IO PAD。电源VIO到地VSSIO之间采用第一VIOSCR保护电路，电源VCORE与地VSSCORE之间采用VCORESCR保护电路，IO PAD到电源VIO、IO PAD到地VSSIO之间分别采用第二VIOSCR保护电路、第三VIOSCR保护电路进行保护。利用本发明不仅可以解决外延工艺下常规ESD设计(GGNMOS)保护失效问题，还可以解决多电源电压的集成电路ESD设计复杂难度大等问题，有效的实现多电源电压集成电路中的ESD保护，该保护结构占用有限的布局面积，提供了较强的ESD鲁棒性，提高了ESD保护效率。

主权项

一种外延工艺下多电源电压集成电路ESD保护网络，其特征在于：包括电源VIO、地VSSIO、电源VCORE、地VSSCORE、二极管DD1、二极管DD2、二极管DD3、第一VIO SCR保护电路、第二VIO SCR保护电路、第三VIO SCR保护电路、VCORE SCR保护电路以及IO PAD；VIO>VCORE；电源VCORE通过VCORE SCR保护电路与地VSSCORE连接；电源VCORE通过二极管DD1与电源VIO连接，其中电源VCORE与二极管DD1的正极连接，二极管DD1的负极与电源VIO连接；地VSSCORE通过二极管DD2和二极管DD3组成的通路与地VSSIO连接，其中地VSSCORE同时与二极管DD2的正极、二极管DD3的负极连接，二极管DD2的负极、二极管DD3的正极同时与地VSSIO连接；电源VIO通过第一VIO SCR保护电路与地VSSIO连接；电源VIO通过第二VIO SCR保护电路与IO PAD连接；地VSSIO通过第三VIO SCR保护电路与地VSSIO连接；所述IO PAD与待保护的内核电路连接。