[发明专利]一种可配位宽的嵌入式存储器

摘要

本发明涉及一种集成电路存储系统，更具体来说是一种可配置位宽的嵌入式存储器。包括，第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列，分别与四个存储阵列连接的读写接口模块，与读写接口模块连接的位宽多路选择器，与位宽多路选择器连接的输入和输出模块，以及四个读写控制和译码模块，本发明结构将存储阵列划分为四块，减小了单块存储阵列的字线、位线长度，有利于提高大容量嵌入式存储器的读写速度，同时支持更加灵活的位宽配置，也不会过多增加产品的硬件开销，从而不会影响存储器的性能。

主权项

一种可配位宽的嵌入式存储器，其特征在于，包括，第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列，用于数据的存储；分别与第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列连接的第一读写接口模块、第二读写接口模块，第三读写接口模块和第四读写接口模块，用于读写存储阵列中的数据；与第一读写接口模块连接的第一输入位宽多路选择器、第二输入位宽多路选择器、第二高位输出位宽多路选择器和第四高位输出位宽多路选择器；与第二读写接口模块连接的第一输入位宽多路选择器、第二输入位宽多路选择器、第一高位输出位宽多路选择器和第三高位输出位宽多路选择器；与第三读写接口模块连接的第三输入位宽多路选择器、第四输入位宽多路选择器、第一低位输出位宽多路选择器和第三低位输出位宽多路选择器；与第四读写接口模块连接的第三输入位宽多路选择器、第四输入位宽多路选择器、第二低位输出位宽多路选择器和第四低位输出位宽多路选择器，上述多路选择器用于对接入的端口进行位宽选择；与第一输入位宽多路选择器连接的第一端口高位输入模块，与第二输入位宽多路选择器连接的第而端口高位输入模块，与第三输入位宽多路选择器连接的第一端口低位输入模块，与第四输入位宽多路选择器连接的第二端口低位输入模块；与第一高位输出位宽多路选择器和第二高位输出位宽多路选择器连接的第一端口高位输出模块，与第三高位输出位宽多路选择器和第四高位输出位宽多路选择器连接的第二端口高位输出模块；与第一低位输出位宽多路选择器和第二低位输出位宽多路选择器连接的第一端口低位输出模块，与第三低位输出位宽多路选择器和第四低位输出位宽多路选择器连接的第二端口低位输出模块；用于实现第一端口和第二端口输入和输出的不同模式；以及读写控制和译码模块组，包括四个读写控制和译码模块，分别与第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列连接，用于产生嵌入式存储器的读写时序及对存储阵列进行行列译码。