[发明专利]一种半导体器件及其制备方法

摘要

本发明实施例公开了一种半导体器件及其制备方法，该制备方法包括：提供一衬底；在衬底上制备多条栅极线和多个选择管；在栅极线和选择管上远离衬底的一侧制备夹层电介质层，在单元阵列区域，夹层电介质层远离衬底的一侧形成多个第一类夹层电介质层图形，在周边逻辑区域，夹层电介质层远离衬底的一侧形成多个第二类夹层电介质层图形，对多个第一类夹层电介质层图形进行图案化制程，形成多个第三类夹层电介质层图形，对多个第二类夹层电介质层图形进行图案化制程，形成多个第四类夹层电介质层图形，对夹层电介质层进行平坦化制程。综上，位于栅极线上的夹层电介质层的高度与位于选择管上的夹层电介质层的高度相同或者相近，夹层电介质层较平坦。

主权项

1.一种半导体器件的制备方法，其特征在于，所述半导体器件包括单元阵列区域和围绕所述单元阵列区域的周边逻辑区域，所述制备方法包括：/n提供一衬底；/n在所述衬底上与所述单元阵列区域对应的位置制备多条栅极线，与所述周边逻辑区域对应的位置制备多个选择管，所述栅极线和所述选择管沿第一方向排布，沿第二方向延伸，其中，沿所述第一方向，所述栅极线的延伸长度小于所述选择管的延伸长度，且相邻两个所述栅极线之间的间距小于相邻两个所述选择管之间的间距；/n在所述栅极线和所述选择管上远离所述衬底的一侧制备夹层电介质层，其中，在所述单元阵列区域，所述夹层电介质层远离所述衬底的一侧形成多个第一类夹层电介质层图形，在所述周边逻辑区域，所述夹层电介质层远离所述衬底的一侧形成多个第二类夹层电介质层图形，每个所述第一类夹层电介质层图形与每条所述栅极线对应，每个所述第二类夹层电介质层图形与每个所述选择管对应，其中，所述第一类夹层电介质层图形的高度大于所述第二类夹层电介质层图形的高度，且沿所述第一方向，所述第一类夹层电介质层图形的密度大于所述第二类夹层电介质层图形的密度；/n对多个所述第一类夹层电介质层图形进行图案化制程，形成多个第三类夹层电介质层图形，对多个所述第二类夹层电介质层图形进行图案化制程，形成多个第四类夹层电介质层图形，其中，沿所述第一方向，所述第三类夹层电介质层图形的密度小于所述第一类夹层电介质层图形的密度，所述第四类夹层电介质层图形的密度大于所述第二类夹层电介质层图形的密度，所述第三类夹层电介质层图形的密度大于所述第四类夹层电介质层图形的密度；/n对所述夹层电介质层进行平坦化制程。/n