[发明专利]主机装置与数据传输速率控制方法在审
| 申请号： | 201710235847.1 | 申请日： | 2017-04-12 |
| 公开（公告）号： | CN108304156A | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 施富仁;黄嘉庆 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | G06F5/06 | 分类号： | G06F5/06;G06F11/30 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈亮 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种主机装置和数据传输速率控制方法，透过一既定介面耦接至一数据储存装置，包括处理器与温度感应装置。温度感应装置，用以感应环境温度，以取得一感应温度，并且将感应温度提供给处理器。当处理器判断感应温度大于一高温临界值时，处理器根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整既定介面的一数据传输速率。 | ||
| 搜索关键词： | 数据传输 处理器 数据储存装置 温度感应装置 速率控制 主机装置 读取 处理器判断 感应环境 临界值时 速率调整 温度提供 数据处理 介面 耦接 写入 | ||
【主权项】：
1.一种主机装置，透过一既定介面耦接至一数据储存装置，包括：一处理器；以及一温度感应装置，用以感应环境温度，以取得一感应温度，并且将该感应温度提供给该处理器，其中当该处理器判断该感应温度大于一高温临界值时，该处理器根据下一笔需读取自或写入至该数据储存装置的数据所需要的一数据处理速率调整该既定介面的一数据传输速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710235847.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种人机交互控制方法
- 下一篇：基于忆阻器的积分器运算电路
- 同类专利
- 一种会议系统的低延迟控制方法、装置、设备和存储介质-201910666352.3
- 郑智嵘 - 广东公信智能会议股份有限公司
- 2019-07-23 - 2019-11-12 - G06F5/06
- 本发明公开了一种会议系统的低延迟控制方法、装置和存储介质。所述主机获取客户端发送的语音数据后，将语音数据进行压缩并存入FIFO存储器进行缓存，通过压缩能够减少带宽的占用，提高语音数据传输的效率；并在缓存超过预先设定的阈值时检测静音数据，即将无人说话所产生的语音数据的进行清除，有利于保持语音数据的实时性；在语音缓存保持在一定阈值范围内时，那些混音输出，能够通过调整阈值的大小将语音延迟控制在较低水平，实现高实时性和高稳定性的语音输出。
- 一种多缓存多线程数据采集方法-201910488486.0
- 蒋永翔;孙宏昌;邓三鹏;刘朝华;祁宇明;杨文宁;王彤 - 天津职业技术师范大学（中国职业培训指导教师进修中心）
- 2019-06-05 - 2019-10-18 - G06F5/06
- 本发明公开了一种多缓存多线程数据采集方法，包括数据采集卡和嵌入式系统，数据采集卡具有FIFO存储器1和FIFO存储器2；嵌入式系统作为上位机，在嵌入式系统中采用双线程和两级用户缓冲区，形成线程1、线程2和用户缓冲区1、用户缓冲区2，线程1用于将数据从数据采集卡的FIFO存储器中取出放入用户缓冲区1，线程2用于从用户缓冲区读取数据及数据处理。FIFO存储器1和FIFO存储器2依次轮换存储；线程1对用户缓冲区1和用户缓冲区2交替写入，线程2对用户缓冲区1和用户缓冲区2进行交替读取。本发明解决了FIFO存储器数据溢出和用户缓冲区数据“丢点”的问题，应用多缓存多线程数据采集方法可实现高速、连续、大容量的无丢点数据显示和存盘。
- 一种快速有效的安卓Sparse格式镜像下载方法-201610523938.0
- 许桢英;洪红;朱建栋;张琦;许冉冉 - 江苏大学
- 2016-07-04 - 2019-08-27 - G06F5/06
- 本发明公开了一种快速有效的安卓Sparse格式镜像下载方法，包括以下步骤：将Sparse格式镜像存储在主机硬盘上；将镜像分割为若干块；每块再分割为若干包；块1的第一个包被加载到主机内存并通过USB传输到设备端，设备端读取数据并写入RAM，接着块1的其它包依次执行类似操作；判断块1是否为Sparse格式，是则存入FIFO队列；执行开始写操作，开始将块1写入EMMC，同时设备端发送ACK值给主机；主机收到，按类似步骤将其它块存入FIFO队列；设备端的主进程监测镜像写入EMMC的进度，依次完成若干个块的写入；待所有镜像块写入完毕，发送“OK”ACK值给主机；主机收到，结束下载。本发明改善了传统安卓镜像下载方法的不足，实现在较低的硬件配置需求下达到较快的安卓镜像下载速度。
- 带跳转候选的双同步电子设备和FIFO存储器电路及相关方法-201510647202.X
- S·M·罗塞利;G·谷亚纳西亚;U·马里 - 意法半导体股份有限公司
- 2015-10-08 - 2019-08-20 - G06F5/06
- 本公开涉及带跳转候选的双同步电子设备和FIFO存储器电路及相关方法。一种双同步电子设备可以包括：FIFO存储器电路，以及第一数字电路，所述第一数字电路耦合至所述FIFO存储器电路并且配置成基于第一时钟信号操作，并且基于写指针对所述FIFO存储器电路进行写入。所述双同步电子设备可包括：第二数字电路，所述第二数字电路耦合至所述FIFO存储器电路并且配置成，基于与所述第一时钟信号不同的第二时钟信号操作，并且基于读指针从所述FIFO存储器电路进行读取。所述FIFO存储器电路可被配置成：检测所述写指针到新位置的跳转，根据当前位置确定所述读指针的跳转候选，选择跳转候选，并且基于所选择的跳转候选对所述读指针进行同步。
- 缓存数据的处理方法及装置-201580000253.1
- 刘均;余文镇 - 深圳市元征科技股份有限公司
- 2015-08-07 - 2019-08-02 - G06F5/06
- 本发明适用于信息技术领域，提供了缓存数据的处理方法及装置。该方法包括：当接收到进入睡眠状态的指令时，获取先入先出存储器中缓存数据的当前存储量；若所述当前存储量大于第一预设值且小于第二预设值，则持续查询是否存在所述先入先出存储器对应的中断请求，其中，所述第二预设值小于所述先入先出存储器的最大存储量；在查询到所述先入先出存储器对应的中断请求后，读取所述先入先出存储器中的缓存数据。本发明避免了在执行进入睡眠状态的指令的过程中不能及时处理先入先出存储器对应的中断请求，保证了先入先出存储器中的缓存数据能够被及时读取，从而保证先入先出存储器对应的缓存数据不丢失。
- 一种Unity3D平台的串口数据处理方法-201610830812.8
- 耿直;王吉庆;王可;柳秀喆;李亮亮;马宁;王威;杨延荣 - 济南超感智能科技有限公司
- 2016-09-19 - 2019-07-23 - G06F5/06
- 本发明公开了一种Unity3D平台的串口数据处理方法，本发明通过融合、校正将在Unity3D平台中通过串口读取的错误数据转化为正确可用的数据。通过对处理后的数据进行二次过滤，可过滤掉无法校正的空数据。在Unity3D平台中通过开辟多线程的方式实现自动动态适配硬件配置或通过设置时间阈值的方式来控制多线程的开启达到手动调节接收数据的速率。
- 一种基于FPGA的级联FIFO模块的设计方法-201910247025.4
- 廖桂生;杜佩鞠;曾操;许京伟;李世东;朱圣棋;刘洋 - 西安电子科技大学
- 2019-03-29 - 2019-07-05 - G06F5/06
- 本发明属于雷达通信技术领域，公开了一种基于FPGA的级联FIFO模块的设计方法，级联FIFO模块包括：第一FIFO模块和第二FIFO模块，FPGA的数据采集系统的输出端连接所述第一FIFO模块的输入端，第一FIFO模块的输出端连接所述第二FIFO模块的输入端，第一FIFO模块的输入端为级联FIFO模块的输入端，第二FIFO模块的输出端为级联FIFO模块的输出端。基于FPGA的级联FIFO模块的设计方法包括：建立级联FIFO模块的参数模型；基于该模型，分别计算第一FIFO模块和第二FIFO模块的参数。本发明能够解决现有FIFO模块核的设计约束，提供更高的输入输出位宽比节省系统资源。
- 一种基于FIFO的空间计算机多中断缓存控制方法-201910002541.0
- 齐丽萍;何小青;吕仲基 - 西安微电子技术研究所
- 2019-01-02 - 2019-05-14 - G06F5/06
- 本发明公开了一种基于FIFO的空间计算机多中断缓存控制方法，在同一级中断中对多个二级中断进行管理控制，引入FIFO，当中断发生时，将此次产生的中断状态寄存器中的值缓存入FIFO中。本发明可用于对空间任何卫星计算机中同一级中断中多个二级中断的管理控制，避免了中断的丢失，提高了卫星中计算机与外部多个分系统之间的通信能力，从而能更好的实现卫星的运行和维护。
- 无需同步器的自填充多时钟FIFO-201610140675.5
- 达纳·豪 - 阿尔特拉公司
- 2016-03-11 - 2019-05-03 - G06F5/06
- 本发明公开了一种消除了对于同步器的需求的异步先入先出存储设备。所述设备包括多个数据寄存器的流水线。这些数据寄存器包括用于接受数据写入的第一个寄存器和用于数据读取的最后一个寄存器。各寄存器都具有能够表明允许读取操作的满状态和允许写入操作的空状态的使能输入。气泡插入器电路将气泡插入到所述第一个寄存器中，以防止所有寄存器都出现全空状态。各控制器与各寄存器相关联，以使得所述气泡或所写入的数据能够从所述第一个寄存器传递至所述最后一个寄存器。近空检测电路被耦合至各寄存器，以判定所述流水线的近空状态。当所述多个寄存器是近空时，仲裁器判定对所述第一个寄存器是进行数据写入还是进行气泡插入。
- 异步FIFO读写两端数据数量的实现方法-201910198468.9
- 孙后所;李成;郭小清;黄晓林;俞坤治 - 南京芯视界微电子科技有限公司
- 2019-03-15 - 2019-04-23 - G06F5/06
- 本发明公开了一种异步FIFO读写两端数据数量的实现方法，将读、写指针从二进制转成格雷码，再从格雷码转成二进制，经计算得到了读、写两端数据数量。该设计的优点是，读、写两端都知道异步FIFO中有多少数据，方便设计出不同的读出写入策略，利用格雷码跨时钟域的优点，也能提高系统的频率。
- 具有突发指示符的双同步电子设备以及相关方法-201510647195.3
- G·谷亚纳西亚;S·M·罗塞利 - 意法半导体股份有限公司
- 2015-10-08 - 2019-03-12 - G06F5/06
- 本发明的各个实施例涉及具有突发指示符的双同步电子设备以及相关方法。双同步电子设备可以包括：FIFO存储器电路，被配置为存储数据；以及第一数字电路，被耦合到FIFO存储器电路并且被配置为基于第一时钟信号和写指针来操作，向该FIFO存储器电路写入数据突发，由此使得该写指针跳转到新位置，以及在该FIFO存储器电路中写入与该新位置相关联的突发指示符。该双同步电子设备可以包括：第二数字电路，被耦合到该FIFO存储器电路，并被配置为基于与该第一时钟信号不同的第二时钟信号来操作，基于读指针，从该FIFO存储器电路进行读取，以及基于该突发指示符，将该读指针同步到该写指针。
- 时钟域之间的数据传输-201380034629.1
- 佩尔·卡斯滕·斯克格伦;阿斯加尔·哈瓦什崎;阿恩·万维克·维纳斯;奥斯穆德·霍伦;马库斯·巴卡·耶尔托 - 北欧半导体公司
- 2013-06-20 - 2019-02-05 - G06F5/06
- 本发明公开了一种用于在数字系统中从第一时钟域(2)向第二时钟域(4)传输数据信号(data_a)的装置。所述装置包括用于从第一时钟域(2)接收输入信号data_a的信号输入元件(6,7)；用于存储输入信号(data_a)的元件(6,7)，以及用于向第二时钟域(4)传输输入信号(data_a)的元件(12,13)，所述传输输入信号遵循于第二时钟域(4)的时钟信号(ck)的转换。
- 一种跨时钟域异步数据处理方法和装置-201510554918.5
- 黄锐;王欣;付军 - 青岛中星微电子有限公司
- 2015-09-02 - 2019-01-25 - G06F5/06
- 本发明实施例提供了一种跨时钟域异步数据处理方法和装置。该跨时钟域异步数据处理方法包括：在第一时钟域生成连续读写命令，所述连续读写命令中包括连续数据的起止地址信息及读写模式；将所述第一时钟域的连续读写命令进行同步化处理，获得第二时钟域的连续读写命令；通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写，其中，所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。该方法对于大段连续地址的数据读写不需要每一笔存储操作都等待异步时钟域的数据信号转换，提高了数据处理效率。
- 存储器聚合设备-201380077301.8
- 亚戎·夏哈;约阿夫·皮莱格;亚历克斯·塔勒;亚历克斯·乌曼斯基;拉米·泽马奇;熊礼霞;陆玉春 - 华为技术有限公司
- 2013-06-19 - 2019-01-15 - G06F5/06
- 本发明涉及一种用于存储一个输入数据流组(902)以及将数据取出至一个输出数据流组(904)的存储器聚合设备(990)，其中，可操作所述输入数据流组(902)和所述输出数据流组(904)从而在每个时钟周期内均进行发送新数据和停止发送新数据中的任一项，且所述存储器聚合设备(990)包括：一个FIFO存储器组(901a，901b，……，901c)，其中，每个FIFO存储器包括输入设备和输出设备；输入互连器(903)，用于根据输入互连矩阵，将所述输入数据流组(902)中的每个输入数据流与所述FIFO存储器组(901a，901b，……，901c)中的每个输入设备进行互连；输出互连器(905)，用于根据输出互连矩阵，将所述FIFO存储器组(901a，901b，……，901c)中的每个输出设备与所述输出数据流组(904)中的每个输出数据流进行互连；输入选择器(907)，用于根据输入数据调度方案，选择所述输入互连矩阵；输出选择器(909)，用于根据输出数据调度方案，选择所述输出互连矩阵；内存控制器(911)，分别与所述输入选择器(907)和所述输出选择器(909)耦合，其中，所述内存控制器(911)用于：控制所述输入数据调度方案，以使来自所述输入数据流组(902)的数据通过轮询方式在所述FIFO存储器组(901a，901b，……，901c)中分发，以及控制所述输出数据调度方案，以使来自所述FIFO存储器组(901a，901b，……，901c)的数据通过轮询方式取出至所述输出数据流组(904)中。
- 一种先进先出数据缓存器及缓存数据的方法-201710363495.8
- 代开勇;潘应进;秦奇波;徐科;黄勃 - 深圳市中兴微电子技术有限公司
- 2017-05-22 - 2018-12-07 - G06F5/06
- 本发明公开了一种先进先出数据缓存器及缓存数据的方法，包括第一缓存单元、第二缓存单元、第三缓存单元、第一控制单元、第二控制单元和切换单元；第一控制单元，用于读取第一缓存单元的数据，写入第二缓存单元；第二控制单元，用于读取第一缓存单元的数据，写入第三缓存单元；当第二缓存单元非满时，读取第三缓存单元的数据，写入第二缓存单元；切换单元，用于获取输入端口的状态、第二控制单元的读写状态以及第一缓存单元和第二缓存单元的数据存储状态；根据获取的状态，打开/关闭第一控制单元或第二控制单元。本发明通过采用多倍数据位宽的单口RAM实现第三缓存单元，通过切换单元切换数据通路，能够有效减小芯片的面积，降低芯片的成本。
- 一种数据传输控制方法、装置及存储介质-201710363966.5
- 杨阳;林文琼;马超 - 深圳市中兴微电子技术有限公司
- 2017-05-22 - 2018-12-07 - G06F5/06
- 本发明公开了一种数据传输控制方法，包括：预先设置计数器；所述方法还包括：确定处于不同时钟域的输入端和输出端的时钟频率比例关系；根据所述时钟频率比例关系，确定所述计数器的计数值；检测到所述输入端开始传输数据时，启动所述计数器，并在所述输出端输出数据，直至所述计数器到达所述计数值时，停止所述输出端的数据输出。本发明还同时公开了一种数据传输控制装置、以及存储介质。
- 无人驾驶车辆中的数据处理方法、装置、系统及存储介质-201810272103.1
- 邓呈亮;梁艺冰;何玮;辛建康;鲍万宇;冯凯文 - 百度在线网络技术（北京）有限公司
- 2018-03-29 - 2018-10-16 - G06F5/06
- 本发明公开了无人驾驶车辆中的数据处理方法、装置、系统及存储介质，其中方法包括：数据发送方获取新数据；数据发送方将新数据存放到环形缓存中与最近一次存放数据所用数据区不同的另一数据区中；数据发送方将存放新数据的数据区对应的指针发送给数据接收方，以便数据接收方对指针对应的数据区中的数据进行处理。应用本发明所述方案，能够提高数据处理的成功率等。
- 多数据源的数据队列存储有序控制方法及系统-201610066320.6
- 王倩倩;李伟硕;孟祥军;姚舜 - 山东鲁能智能技术有限公司
- 2016-01-29 - 2018-10-02 - G06F5/06
- 本发明公开了多数据源的数据队列存储有序控制方法及系统，主控制模块在将一级外部开入量SOE消息队列中的外部变位事项转存到相应的二级SOE消息队列中；自检模块将自检元件发生异常或者由异常转为正常时自检标志位置位或者清除，主控制模块将自检标志位的不同状态生成自检SOE事项存放入相应的二级自检SOE消息队列；保护逻辑检测模块将包含保护SOE事项的保护报告发送至主控制模块，主控制模块将新生成的SOE事项统一存放入三级SOE消息队列，最后按照先入先出原则将三级SOE消息队列的SOE事项传送到上一级设备。本发明可以解决大量外部变位事项同时爆发时丢失SOE事项的问题，提高自检模块和保护逻辑模块的检测效率，保证数据的有序存储。
- 用于管理机动车辆的故障消息的方法-201510360571.0
- B.雷纳尔;L.罗谢 - 法国大陆汽车公司;大陆汽车有限公司
- 2015-06-26 - 2018-09-21 - G06F5/06
- 本发明公开了一种用于管理机动车辆的故障消息的方法。本发明涉及一种用于借助于机动车辆的监控计算机来管理机动车辆的故障消息（m）的方法，所述监控计算机包括：接收故障消息（m）的步骤（E1）；过滤步骤（E3），其中所述方法执行在积极过滤的情况下将所述故障消息（m）存储在临时存储内存（TMP）中的步骤（E4）和将所述故障消息（m）存储在动态存储内存（DYN）中的步骤（E5）。
- 硬件抽象数据结构、数据处理方法及系统-201110454003.9
- 元西西;毛二坤;汪坚;田学红;曾代兵;田万廷;陈前 - 南京中兴软件有限责任公司
- 2011-12-30 - 2018-08-28 - G06F5/06
- 本发明公开了一种硬件抽象数据结构，包括：通用接口(GI)、一致性接口(CI)、控制和配置逻辑(CCL)、智慧逻辑(IL)和存储库(MP)；其中，所述GI，用于实现硬件抽象数据结构(HADS)与处理器之间的交互；所述CI，用于实现多处理器间的一致性存储；所述CCL，用于根据GI接收的配置命令对MP进行硬件数据结构配置；所述IL，用于完成简单、大量、频繁的数据处理；所述MP，用于存储数据。本发明还相应地公开了一种数据处理方法及系统。通过本发明，能够实现可动态配置、灵活多变、高效率、接口通用、互联特性好的硬件抽象数据结构，进而提高数据处理效率。
- 时钟域之间传输数据信号的系统和方法-201380034624.9
- 马库斯·巴卡·耶尔托;阿恩·万维克·维纳斯 - 北欧半导体公司
- 2013-06-20 - 2018-08-28 - G06F5/06
- 本发明公开了一种用于从第一时钟域(4)向第二时钟域(8)传输数据信号(sig_fast)的系统(1)。第一时钟域(4)的第一时钟(ck_fast)的频率高于第二时钟域(8)的第二时钟(ck_slow)的频率。系统(1)还包括信号输入端(10)，所述输入端(10)用于接收第一时钟域(4)的输入信号(sig_fast)；检测元件(16,18)，用于检测第二时钟是否处于其周期内远离即将来临转换的部分；以及传输元件(22)，如果检测元件(16,18)确定第二时钟(ck_slow)处于其周期内远离即将来临转换的部分，所述传输元件(22)向第二时钟域传输输入信号(sig_fast)。检测元件(16,18)由第一时钟(ck_fast)计时。
- 一种FIFO存储器-201721612844.7
- 邓海;万维逸 - 航天信息股份有限公司
- 2017-11-27 - 2018-08-10 - G06F5/06
- 本实用新型实施例提供一种FIFO存储器，属于数据缓存技术领域，包括：输入数据选择单元、双口缓存单元、输出数据选择单元和异步比较单元；所述双口缓存单元内设置有用于缓存数据的第一缓存模块和第二缓存模块，所述输入数据选择单元与所述双口缓存单元连接，所述双口缓存单元与所述输出数据选择单元连接，所述异步比较单元与所述双口缓存单元并联。通过将FIFO的双口缓存单元内的存储缓存模块划分为第一缓存模块和第二缓存模块，两个缓存模块中的一个在写入数据的同时，另一个缓存模块在读出数据，数据的读写同步，且缓存模块的写入状态和读出状态同时切换，保证了数据传输的连贯性和稳定性。
- 一种FIFO数据均衡输出方法及其输出装置-201611253464.9
- 周阳 - 周阳
- 2016-12-30 - 2018-08-07 - G06F5/06
- 本发明公开了一种FIFO数据均衡输出方法及其装置。该输出方法包括：根据所述写入数据速率和读取数据的读时钟频率和读取数据位宽，计算输出数据有效信号比值；化简获得所述输出数据有效信号比值为最简不可约分数；以及根据所述最简不可约分数，获取FIFO的读取使能信号以及输出数据指示信号。该方法可以令FIFO的输出数据实现均衡输出，减小下游需要的存储器，从而节省资源。另外，由于存储器空间减小了，也相应的减低了数据的延迟。
- 一种基于51单片机实现FIFO的接收操作-201710033526.3
- 栗文雁;王威立;李春杰;李达;刘学申;蒋志强 - 栗文雁
- 2017-01-16 - 2018-07-24 - G06F5/06
- 本发明详细说明了51单片机实现FIFO的接收操作，采用单片机内部定时器对接收数据包的时间、大小进行判断，实现数据串口通信的快速传送、处理，提高单片机CPU的处理效率，提高系统的健壮性。
- 主机装置与数据传输速率控制方法-201710235847.1
- 施富仁;黄嘉庆 - 慧荣科技股份有限公司
- 2017-04-12 - 2018-07-20 - G06F5/06
- 本发明涉及一种主机装置和数据传输速率控制方法，透过一既定介面耦接至一数据储存装置，包括处理器与温度感应装置。温度感应装置，用以感应环境温度，以取得一感应温度，并且将感应温度提供给处理器。当处理器判断感应温度大于一高温临界值时，处理器根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整既定介面的一数据传输速率。
- 数据处理方法、装置、计算机存储介质及FIFO设备-201810069108.4
- 谢成祥;袁结全 - 深圳市风云实业有限公司
- 2018-01-24 - 2018-07-10 - G06F5/06
- 本发明提供了一种数据处理方法，包括：检测到包尾指示端口为无效信号且包丢弃端口为无效信号时，将接收到的数据分组存储；检测到包尾指示端口为有效信号且包丢弃端口为无效信号时，将接收到的数据分组存储，将数据包计数加1并将空包指示端口设置有无效输出信号；检测到包尾指示端口为无效信号且包丢弃端口为有效信号时，将接收到的数据分组丢弃；控制单元检测到包尾指示端口为有效信号且包丢弃端口为有效信号时，将接收到的数据分组丢弃；写地址控制单元控制写地址偏移至数据分组所属数据包的包头位置。本发明还提供了一种数据处理装置。该方法可以实现基于数据包为基本单位进行缓存，同时可以实现根据需要做丢包处理。
- 一种硬件加速器-201210396425.X
- 陆栋;范小岗;杨鹏;冯海强 - 苏州简约纳电子有限公司
- 2012-10-18 - 2018-06-26 - G06F5/06
- 本发明涉及一种硬件加速器，该硬件加速器包括：数据收发接口，用于接收或发送数据；算法处理单元，与所述数据收发接口连接，用于实现数据的加解密和完整性保护；DMA请求/响应单元，用于向DMA发送数据的接收或发送请求。本发明通过系统DMA参与数据的加解密和完整性保护，提高了数据处理效率，并通过算法处理单元实现了数据加解密和完整性保护流水化处理，进一步提高了硬件加速器的处理效率。
- 一种星载定长数字信号的毛刺滤除方法-201711239579.7
- 方火能;袁素春;王琦;张朗;丁跃利;李新科 - 西安空间无线电技术研究所
- 2017-11-30 - 2018-06-12 - G06F5/06
- 一种星载定长数字信号的毛刺滤除方法，首先用前端载荷输入的随路时钟在随路门控有效时将随路数据写入到两个乒乓操作的FIFO中，然后在门控无效时判断写入到缓存FIFO中的数据个数，当FIFO中的缓存数据量不等于有效长度时，对当前的FIFO进行复位清空，等待下一个有效随路门控和数据的写入，直至当前FIFO接收到符合约定长度的缓存数据时，基于本地时钟域在随路门控无效时启动缓存数据的读取；如果接收到新有效载荷数据时，则跳转到另一个FIFO进行数据的写入，同时继续读取第一个FIFO直到其为空，依次循环，通过至少两个FIFO的乒乓缓存判决，可有效的滤除掉接口间的毛刺信号并确保有效信号的不丢失。
- 用于时钟域之间数据传输的设备-201380034642.7
- 马库斯·巴卡·耶尔托;弗兰克·贝恩特森 - 北欧半导体公司
- 2013-06-20 - 2018-06-05 - G06F5/06
- 一种用于在数字系统中由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号的布置。第一时钟域(bus_slow)具有第一时钟(ck_slow)频率，其小于第二时钟域(bus_fast)中的第二时钟(ck_fast)频率。该布置被配置为由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号，利用通过第二时钟(ck_fast)计时的检测装置(2)来检测在预定周期时间内第一时钟(ck_slow)是否有预定转换发生，并且在检测装置(2)检测到在预定周期时间内第一时钟(ck_slow)发生预定转换时，再次由第一时钟域(bus_slow)向第二时钟域(bus_fast)传输数据信号。
- 基于随机访问存储器的先入先出存储器的电路结构-201510179787.7
- 赵元;刘强 - 浪潮电子信息产业股份有限公司
- 2015-04-16 - 2017-12-01 - G06F5/06
- 本发明提供一种基于随机访问存储器的先入先出存储器的电路结构，涉及芯片设计领域，构建一个多输入单输出的FIFO结构体，采用至少3个普通单一访问接口RAM存储体构建一个多访问接口RAM存储体，设定可配置的排序模式，设定独立的读写FIFO指针，根据写入时对应地址的向量标记位已经有标记实现FIFO上溢出错误标记，根据读出时对应地址的向量标记位没有标记实现输出FIFO下溢出错误标记。采用新型的FIFO结构，可以直接实现多路报文并行写入FIFO，然后根据设定的模式自动排序，串行从FIFO输出，自动实现完成并行存储与串行调度两种功能。
- 专利分类
