[发明专利]到栅极的完全自对准的接触有效
| 申请号： | 201710154032.0 | 申请日： | 2017-03-15 |
| 公开（公告）号： | CN107195581B | 公开（公告）日： | 2023-05-02 |
| 发明（设计）人： | J·雷恰特;J·博迈尔斯 | 申请（专利权）人： | IMEC非营利协会 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 杨洁;蔡悦 |
| 地址： | 比利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在半导体器件中形成一个或多个自对准栅极触点的方法，包括：向衬底提供包括栅极介电层和栅极电极的至少一个栅极堆叠，以及涂覆至少一个栅极堆叠的侧边缘的间隔体材料，所述至少一个栅极堆叠在衬底中或衬底上的有源区上方。该方法进一步包括：使至少一个栅极堆叠的栅极电极相对于间隔体材料选择性地凹陷，由此创建第一组凹陷腔；用介电材料栅极盖填充第一组凹陷腔；相对于间隔体材料选择性地蚀刻至少一个栅极堆叠上方的至少一个通孔，穿过介电材料栅极盖，由此暴露栅极电极；以及在至少一个通孔中形成电连接栅极电极的栅极触点。对应的器件同样被提供。 | ||
| 搜索关键词： | 栅极 完全 对准 接触 | ||
【主权项】：
一种用于在半导体器件中形成一个或多个自对准栅极触点(560)的方法，包括：向衬底(100)提供包括栅极介电层(420)和栅极电极(550)的至少一个栅极堆叠(520)，以及涂覆所述至少一个栅极堆叠(520)的侧边缘的间隔体材料(320)，所述至少一个栅极堆叠(520)在所述衬底(100)中或所述衬底(100)上的有源区上方；使所述至少一个栅极堆叠(520)的栅极电极(550)相对于所述间隔体材料(320)选择性地凹陷，由此创建第一组凹陷腔；用介电材料栅极盖(340)填充所述第一组凹陷腔；相对于所述间隔体材料(320)选择性地蚀刻所述至少一个栅极堆叠(520)上方的至少一个通孔(920)，穿过所述介电材料栅极盖(340)，由此暴露所述栅极电极(550)；在所述至少一个通孔(920)中形成电连接所述栅极电极(550)的栅极触点(560)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于IMEC非营利协会，未经IMEC非营利协会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710154032.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
