[发明专利]到栅极的完全自对准的接触

说明书

一种用于在半导体器件中形成一个或多个自对准栅极触点的方法，包括：向衬底提供包括栅极介电层和栅极电极的至少一个栅极堆叠，以及涂覆至少一个栅极堆叠的侧边缘的间隔体材料，所述至少一个栅极堆叠在衬底中或衬底上的有源区上方。该方法进一步包括：使至少一个栅极堆叠的栅极电极相对于间隔体材料选择性地凹陷，由此创建第一组凹陷腔；用介电材料栅极盖填充第一组凹陷腔；相对于间隔体材料选择性地蚀刻至少一个栅极堆叠上方的至少一个通孔，穿过介电材料栅极盖，由此暴露栅极电极；以及在至少一个通孔中形成电连接栅极电极的栅极触点。对应的器件同样被提供。

技术领域

本发明涉及半导体器件领域，且更具体而言，涉及在这样的器件中形成晶体管的栅极触点的方法。

背景技术

在半导体电路的制造中，并且更精确而言，在该制造工艺的流水线阶段的后端，需要形成连接到其对应的接触线的栅极触点。与源极和漏极触点不同，器件通道上可用于放置这些栅极触点的面积非常有限。此外，最小面积规则限制了这些栅极触点能够被制作成如何小的程度。因此，在器件沟道的顶部上形成栅极触点导致对相邻的栅极、源极和漏极触点的遮蔽和短路的形式的干扰，伴随着在这些特征的产生期间对防止小的偏移的无能，这进一步加剧了问题。

从图1中可以看出，结果是栅极触点只能在器件沟道之间形成。此外，为了避免对相邻栅极的干扰，附加地需要栅极触点的一个相邻栅极为非接触式栅极，即电非功能型栅极(electrically non-functional gate)。这些严格的电路设计规则极大地限制了单元布线的灵活性；这是一个随按比例缩放式推进而变得越来越相关的问题。

因此，需要用于形成栅极触点的更好的方法，允许它们在器件沟道中形成。

发明内容

本发明的目的是提供用于对准栅极触点的良好方法。

以上目的通过根据本发明的方法和两种结构来实现。

本发明的各实施例的优点在于，栅极触点可自对准栅极间隔体，由此获得具有最小偏移的栅极触点布置，同时确保栅极触点和相邻的有源触点之间的电隔离(例如源极到栅极以及漏极到栅极隔离)。

本发明的各实施例的优点在于，用于创建自对准栅极触点的方法可以与用于创建自对准有源区触点的方法组合。

本发明的各实施例的优点在于，这些方法与虚设栅极堆叠和虚设有源区电极的使用兼容，虚设栅极堆叠和虚设有源区电极可在它们各自的盖形成之前由自对准功能型栅极堆叠和有源区电极来替代。

本发明的各实施例的优点在于，栅极电极和有源区电极(源电极、漏电极)两者都可由介电材料切割，并且用于这些切割的图案化可针对两种类型的电极单独地且选择性地来执行；由此允许所采用的掩模具有与电极宽度相比过大尺寸的特征，使得更容易执行图案化。

本发明的各实施例的另一个优点在于可以放宽两个电路设计规则：栅极触点现在被允许在器件沟道中，并且栅极触点不再由非接触式栅极靠近。

本发明的各实施例的另一个优点在于，完整的掩模层可被优化掉，因为其足以在栅极堆叠与对应的接触线之间形成单个栅极触点。

在第一方面，本发明涉及一种用于在半导体器件中形成一个或多个自对准栅极触点的方法。该方法包括：向衬底提供包括栅极介电层和栅极电极的至少一个栅极堆叠(其在衬底中或衬底上的有源区上方)，以及涂覆所述至少一个栅极堆叠的侧边缘的间隔体材料。该方法还包括使所述至少一个栅极堆叠的栅极电极相对于所述间隔体材料选择性地凹陷，由此创建第一组凹陷腔；用介电材料栅极盖填充所述第一组凹陷腔；相对于所述间隔体材料选择性地蚀刻所述至少一个栅极堆叠上方的至少一个通孔，穿过所述介电材料栅极盖，由此暴露所述栅极电极；以及在所述至少一个通孔中形成电连接所述栅极电极的栅极触点。