[发明专利]相位内插器和实施相位内插器的方法有效
| 申请号： | 201680080390.5 | 申请日： | 2016-11-16 |
| 公开（公告）号： | CN108604895B | 公开（公告）日： | 2022-05-03 |
| 发明（设计）人： | C·赫恩;P·乌帕德亚雅;K·吉尔里 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;H03K5/00 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 毛健;顾云峰 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请描述了用来产生时钟信号的、在集成电路中实施的相位内插器。所述相位内插器包括：被耦接成接收多个时钟信号的多个输入(121)；多个晶体管对(330、332、340、342)，每个晶体管对具有被耦接到第一输出节点(310)的第一晶体管和被耦接到第二输出节点(314)的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，并且与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；被耦接到所述第一输出节点的第一有源电感器负载(308)；以及被耦接到所述第二输出节点的第二有源电感器负载(312)。 | ||
| 搜索关键词： | 相位 内插 实施 方法 | ||
【主权项】：
1.一种用于导出时钟信号的、在集成电路中实施的相位内插器，其特征在于，所述相位内插器包括：被耦接成接收多个时钟信号的多个输入；多个晶体管对，每个晶体管对具有被耦接到第一输出节点的第一晶体管和被耦接到第二输出节点的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，以及与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；被耦接到所述第一输出节点的第一有源电感器负载；以及被耦接到所述第二输出节点的第二有源电感器负载，其中所述第一有源电感器负载和所述第二有源电感器负载中的每个都包括负载晶体管和被耦接在所述负载晶体管的栅极与电流节点之间的电阻器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680080390.5/，转载请声明来源钻瓜专利网。
