[发明专利]基于低压器件实现对高压电路的ESD保护的方法和电路

摘要

本发明公开了一种基于低压器件实现对高压电路的ESD保护的方法和电路，其中，所述方法包括：当电容C0接收到ESD脉冲时，产生充电电流，电阻R0上产生压降，控制第二PMOS晶体管MP1和第三PMOS晶体管开启；当通过第二PMOS晶体管MP1和第一NMOS晶体管MN0输出的输出电压Vb1为高电平，且，通过第三PMOS晶体管MP2和第一PMOS晶体管MP0输出的偏置电压Vb2为高电平时，开启第三NMOS晶体管MN2和第二NMOS晶体管MN1,泄放电流。通过本发明提高了芯片的ESD防护能力，保证了芯片的成品率和可靠性。

主权项

1.一种ESD保护的电路，其特征在于，包括：电容C0、电阻R0、MP0、MP1、MP2、MN0、MN1和MN2；电容C0和电阻R0串联；其中，电容C0，用于在接收到ESD脉冲时，产生充电电流；电阻R0，用于在接收放电电流时产生压降，控制MP1和MP2开启；MP1的漏极与MN0的漏极相连，用于生成输出电压Vb1；其中，输出电压Vb1输出至MN2的栅极；MP2的漏极和MP0的源极相连，用于生成偏置电压Vb2；其中，偏置电压Vb2输出至MN1的栅极；MN1的源极和MN2的漏极相连；其中，MN1，用于在接收的偏置电压Vb2为高电平时开启，泄放电流；MN2，用于在收到的输出电压Vb1为高电平时开启，泄放电流；其中，所述ESD保护的电路，还包括：偏置电路VBIAS；所述偏置电路VBIAS，用于输出偏置电压Vb0；其中，所述偏置电压Vb0分别输出至MN0的栅极和MP0的栅极；其中，电容C0和电阻R0的连接点分别与MP1的栅极和MP2的栅极连接，用于为MP1和MP2提供栅压，以及，为MP2提供栅压偏置。