[发明专利]防止集成电路内的线间多孔电介质过早击穿的保护有效
| 申请号： | 201611036400.3 | 申请日： | 2016-11-23 |
| 公开（公告）号： | CN107305872B | 公开（公告）日： | 2020-03-31 |
| 发明（设计）人： | C·里韦罗;J-P·埃斯卡勒斯 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L27/02 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例涉及防止集成电路内的线间多孔电介质过早击穿的保护。使用堆叠，其包括双钝化(CPSI、CPSS)并且被局部蚀刻以暴露集成电路的位于集成电路的互连部分的最后金属化层级之上的接触垫(PLCT)，以保护上述集成电路防止至少一个电介质区域的击穿。至少一个电介质区域至少部分多孔，并且分离集成电路的互连部分的两个导电元件。击穿由上述至少一个电介质区域内的缺陷的存在所辅助的电传导引起。 | ||
| 搜索关键词： | 防止 集成电路 多孔 电介质 过早 击穿 保护 | ||
【主权项】：
一种用于保护集成电路以防电介质区域(8)内存在的缺陷所辅助的电传导的方法，所述电介质区域是至少部分多孔的，分离所述集成电路的互连部分的两个导电元件，所述方法包括：在蚀刻封装层(CCAP)和蚀刻导电层(CC)之后，在经蚀刻的所述封装层的一个或多个暴露部分和经蚀刻的所述导电层上形成堆叠(EMPL)，所述封装层形成在所述互连部分(RITX)的最后金属化层级(Mn)之上，所述导电层位于经蚀刻的所述封装层之上并且至少旨在用于形成接触垫(PLCT)，所述堆叠包括非多孔下部钝化层(CPSI)、电绝缘层(CIS)和上部钝化层(CPSS)；以及局部蚀刻所述堆叠(EMPL)以暴露所述接触垫(PLCT)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611036400.3/，转载请声明来源钻瓜专利网。
