[发明专利]一种基于双SoC架构SiP模块的四核飞控计算机

摘要

本发明公开了一种基于双SoC架构SiP模块的四核飞控计算机，本发明针对飞控计算机总体结构与功能框架上进行优化，以2片双SoC架构SiP模块替代由大量独立封装电子元器件搭建传统飞控计算机核心控制电路。本发明采用模块化设计思路，整个飞控计算机包括控制模块、时序模块、配电模块三部分，能够完成飞行器导航、制导、姿态控制计算，火工品管制机构安全和工作状态采集，开关量、电压量测量，时序控制，配电控制，总线调度，通信管理，信息存储等工作。本发明降低设计难度，缩短研发周期，提高稳定性、集成度，对促进飞控计算机集成化、模块化、通用化、轻小化、标准化、提升飞行器控制系统性能，飞行器作战性能具有重要意义。

主权项

1.一种飞行器用飞控计算机，其特征在于，该飞控计算机基于模块化设计，包括：控制模块，包括一主SiP子模块和一从SiP子模块，主从SiP子模块为相同器件；主SiP子模块用于飞行控制计算、对时序模块和配电模块发送控制命令、接收时序模块和配电模块的电压测量信号、回采时序模块的时序信号、与飞行器进行通信；从SiP子模块用于组合导航计算和进行在线飞行轨道规划；时序模块，用于接收控制模块发送的时序控制指令，用以控制时序模块上的固态继电器动作；输出时序管制信号至飞行器；输出时序控制回采信号和时序输出回采信号至控制模块；配电模块，用于为飞行器控制系统母线和火工品母线供电，实现紧急断电和火工品母线管制；接收地面测发控系统发出的转电断电控制，向地面测发控系统发送转电断电指示信号；所述主SiP子模块，包括第一SoC、第二SoC和第一FPGA：所述第一SoC用于：通过第一SoC上集成的1553B总线控制器，外接1553B总线收发器和隔离变压器，搭建双通道1553B总线接口，构成整个飞行器控制系统的1553B总线通信网络，实现飞控计算机和飞行器的通信，包括将飞行控制计算结果、组合导航计算结果和进行线飞行轨道规划结果传输至飞行器；通过第一SoC上集成的UART，外接RS‑422/485收发器，形成全双工RS‑422总线差分通信接口，实现飞控计算机与飞行器组合导航设备进行通信；通过第一SoC上集成的SPI总线接口，采集配电模块发送的控制系统电池供电电压量和火工品母线供电前端电压量、时序模块发送的地面电池激活供电电压量、控制系统母线供电电压量和火工品母线供电电压量；以上电压量信号首先经过信号调理电路，以符合A/D采样要求，并通过光MOS继电器实现采样通道切换，然后经隔离放大器隔离，之后通过A/D转换器实现A/D转换，最后通过SPI总线通信实现待测电压量采集；通过第一SoC上集成的第一EMIF和第一FPGA上的第十组IO口连接实现二者之间的EMIF总线通信；所述第二SoC用于将集成的EMIF和第一FPGA上的第十一组IO口连接，实现二者之间的EMIF总线通信；用于飞行控制计算，并将计算结果转换为时序输出控制指令，通过EMIF总线通信将该指令传送到第一FPGA的第一组IO口；所述第一FPGA用于：通过第一FPGA上的第二组IO口外接RS‑422发送器，实现RS‑422差分信号输出，向飞行器组合导航设备发送同步和对时信号；通过第一FPGA上的第三组IO口外接RS‑422/485收发器，实现接收飞行器的同步和对时差分信号；通过第一FPGA上的第四组IO口外接光耦合器，实现接收来自飞行器安控指令接收机发送的经过信号调理的外安安控命令；通过第一FPGA上的第五组IO口发送时序控制信号，通过驱动器完成电平转换后，经光MOS继电器隔离输出至时序模块；通过第一FPGA上的第六组IO口发送总线电阻切换控制信号，通过驱动器完成电平转换后，经光MOS继电器隔离输出至1553B总线通信网络上的开关耦合器；通过第一FPGA上的第七组IO口发送配电控制信号，通过驱动器完成电平转换后，分别输出控制系统母线转电控制信号、火工品母线配电控制信号和火工品母线断电控制信号至配电模块；通过第一FPGA上的第八组IO口发出电压量采集通道切换信号，并外接驱动器和光MOS继电器，完成对待测电压量的采集通道的切换；通过第一FPGA上的第九组IO口外接光耦合器，采集经过信号调理的控制模块发送的时序输出控制回采信号、时序模块发送的时序输出回采信号和飞行器上发送的状态指示信号，以上信号均为开关量信号；所述从SiP子模块，至少包括第三SoC、第四SoC和第二FPGA：所述第三SoC用于将集成的EMIF和第二FPGA上的第一组IO口连接，实现二者之间的EMIF总线通信；用于组合导航计算，并将计算结果通过第三SoC的EMIF传递给第二FPGA的第一组IO口；所述第四SoC用于将集成的EMIF和第二FPGA上的第二组IO口连接，实现二者之间的EMIF总线通信；用于进行在线飞行轨道规划，并将规划结果通过第四SoC的EMIF传递给第二FPGA的第二组IO口；所述第二FPGA用于通过第三组IO口连接第一SoC的第二EMIF，实现二者之间的EMIF总线通信，并将在线飞行轨道规划和组合导航计算结果分别转换为相应的控制指令传输给第一SoC。