[发明专利]基于三维偏置印录存储器的三维封装在审
申请号: | 201610927271.0 | 申请日: | 2016-10-24 |
公开(公告)号: | CN107978516A | 公开(公告)日: | 2018-05-01 |
发明(设计)人: | 张国飙 | 申请(专利权)人: | 杭州海存信息技术有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 310051 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种基于三维偏置印录存储器(3D‑oP)的三维封装(3D2‑oP)。不同3D‑oP芯片中的数据掩膜图形被合并到同一数据掩膜版上。在不同的印录步骤中,晶圆相对于该数据掩膜版的偏置量不同。因此,来自同一数据掩膜版的数据图形被印录到不同3D‑oP芯片的数据录入膜中。 | ||
搜索关键词: | 基于 三维 偏置 存储器 封装 | ||
【主权项】:
一种基于三维偏置印录存储器(3D‑oP)的三维封装(3D2‑oP),含有相互堆叠的第一和第二3D‑oP芯片,其特征在于:第一3D‑oP芯片含有第一和第二数据录入膜,且该第二数据录入膜位于该第一数据录入膜上方,该第一数据录入膜存储第一数码阵列,该第二数据录入膜存储第二数码阵列;第二3D‑oP芯片含有第三和第四数据录入膜,且该第四数据录入膜位于该第三数据录入膜上方,该第三数据录入膜存储第三数码阵列,该第四数据录入膜存储第四数码阵列;在同一批次的3D2‑oP封装中,所有3D2‑oP封装均含有同样一组数码阵列集合;至少两个3D2‑oP封装的数码阵列序列不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州海存信息技术有限公司,未经杭州海存信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610927271.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件及其制造方法
- 下一篇:半导体器件及其制作方法、电子装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造