[发明专利]基于全固态半导体存储器阵列的雷达数字信号处理装置

摘要

本发明公开了一种基于全固态半导体存储器阵列的雷达数字信号处理装置，包括：SoC芯片、AXI总线、PCIe控制器、全固态半导体存储器阵列控制器、SRIO控制器和主控计算机(PC)；PC获取控制指令和雷达回波；PCIe控制器接收控制指令并进行解析；SoC芯片接收并执行解析后的控制指令，然后给PC反馈工作状态；全固态半导体存储器阵列控制器获得编码后的雷达回波，并对编码后的雷达回波进行解码，得到雷达回波；全固态半导体存储器阵列控制器获取自身和所述阵列控制器各自工作状态，并使SoC芯片给PC反馈所述存储器和所述存储器阵列控制器各自工作状态；SRIO控制器获取控制指令和编码后的雷达回波，并使SoC芯片进行解析与执行，然后给PCIe控制器反馈当前SRIO控制器工作状态。

主权项

1.一种基于全固态半导体存储器阵列的雷达数字信号处理装置，其特征在于，包括：高密度全固态半导体存储器阵列存储板和主控计算机；所述高密度全固态半导体存储器阵列存储板包括FPGA和全固态半导体存储器阵列；所述FPGA包括：嵌入式软核处理器、AXI总线、PCIe控制器、全固态半导体存储器阵列控制器和SRIO控制器；所述主控计算机包含一个双向端口，所述嵌入式软核处理器包含一个双向端口，所述AXI总线包含四个双向端口，所述PCIe控制器包含两个双向端口，所述全固态半导体存储器阵列控制器包含四个双向端口，所述SRIO控制器包含两个双向端口，所述全固态半导体存储器阵列包含一个双向端口；主控计算机通过PCIe总线双向电连接PCIe控制器的一个双向端口，AXI总线的四个双向端口分别电连接嵌入式软核处理器的双向端口、PCIe控制器的另一个双向端口、全固态半导体存储器阵列控制器的一个双向端口、SRIO控制器的一个双向端口；全固态半导体存储器阵列控制器的另外三个双向端口分别电连接PCIe控制器的剩余一个双向端口、全固态半导体存储器阵列的双向端口、SRIO控制器的另一个双向端口；所述主控计算机用于获取控制指令和雷达回波，并通过PCIe总线将所述控制指令和雷达回波发送至PCIe控制器；所述控制指令包括存储指令、读取指令、擦除指令、初始化指令和功能配置操作指令；所述PCIe控制器用于接收控制指令和雷达回波，并对接收到的控制指令进行解析，然后通过AXI总线将解析后的控制指令发送至嵌入式软核处理器；嵌入式软核处理器用于接收并执行解析后的控制指令，然后通过PCIe控制器给主控计算机反馈工作状态；将解析后的控制指令发送至全固态半导体存储器阵列控制器；同时所述PCIe控制器将雷达回波进行打包，并按照PCIe协议与主控计算机进行通信；所述工作状态为解析后的控制指令开始执行、正在执行或执行完毕；所述全固态半导体存储器阵列控制器用于获取解析后的控制指令和雷达回波，并对雷达回波进行编码，获得编码后的雷达回波，并将编码后的雷达回波发送至全固态半导体存储器阵列进行存储；全固态半导体存储器阵列将存储的编码后的雷达回波发送至全固态半导体存储器阵列控制器进行解码，得到雷达回波，并将雷达回波发送至主控计算机；全固态半导体存储器阵列控制器根据解析后的控制指令获取全固态半导体存储器阵列和全固态半导体存储器阵列控制器各自工作状态，并将全固态半导体存储器阵列和全固态半导体存储器阵列控制器各自工作状态发送至嵌入式软核处理器，嵌入式软核处理器用于接收并打包全固态半导体存储器阵列和全固态半导体存储器阵列控制器各自工作状态，然后通过PCIe控制器给主控计算机反馈全固态半导体存储器阵列和全固态半导体存储器阵列控制器各自工作状态；同时将编码后的雷达回波发送至SRIO控制器；所述SRIO控制器用于获取控制指令和编码后的雷达回波，并将获得的控制指令发送至嵌入式软核处理器进行解析与执行，然后通过AXI总线给PCIe控制器反馈当前SRIO控制器的工作状态；同时将编码后的雷达回波通过SRIO链路发送至外接设备进行半实物仿真或雷达信号处理。