[发明专利]减少外延衬底缺陷的形成方法有效
申请号: | 201610205601.5 | 申请日: | 2016-04-01 |
公开(公告)号: | CN107293475B | 公开(公告)日: | 2021-01-01 |
发明(设计)人: | 肖德元 | 申请(专利权)人: | 上海新昇半导体科技有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 金华 |
地址: | 201306 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种减少外延衬底缺陷的形成方法,先对原始外延衬底进行沉浸式缺陷去除处理,去除原始外延衬底较多的刮伤和缺陷,接着,进行抛光处理,接着,通过检测收集原始外延衬底表面形貌数据,并对形貌数据进行分析,获得原始外延衬底不同区域的待刻蚀量,并通过待刻蚀量确定不同区域所需的工艺参数,有针对性的刻蚀去除原始外延衬底不同区域的待刻蚀量,从而去除原始外延衬底表面的缺陷及刮伤,形成表面平滑的外延衬底,进而使后续形成的外延层性能得到提高。 | ||
搜索关键词: | 减少 外延 衬底 缺陷 形成 方法 | ||
【主权项】:
一种减少外延衬底缺陷的形成方法,其特征在于,包括步骤:提供原始外延衬底;对所述初始外延衬底进行沉浸式缺陷去除处理;对所述原始外延衬底进行抛光处理;检测所述原始外延衬底表面形貌,并保存形貌数据;对所述形貌数据进行分析,获得所述原始外延衬底不同区域的待刻蚀量,并通过所述待刻蚀量确定不同区域所需的工艺参数;根据不同区域的所需工艺参数进行原始外延衬底不同区域的刻蚀,使所述原始外延衬底表面更加平滑;对所述原始外延衬底进行单面抛光,获得最终的外延衬底。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海新昇半导体科技有限公司,未经上海新昇半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610205601.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造