[发明专利]一种平面非易失性阻变存储器及其制备方法

摘要

本发明公开了一种平面非易失性阻变存储器及其制备方法。本发明的阻变存储器在衬底的水平方向上形成电极‑阻变层‑电极的平面结构；采用侧墙结构制备阻变层，通过适当的设计可以在一定程度上控制侧墙的厚度和宽度；利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层，也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性，即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件，并且本发明中所采用的工艺完全兼容CMOS的工艺制程，扩大了其应用的范围；纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义，对于业界阻变存储器的制备工艺也起着重要作用。

主权项

一种平面非易失性阻变存储器的制备方法，其特征在于，所述制备方法包括以下步骤：1)在衬底上采用半导体CMOS工艺生长一层牺牲层；2)利用光刻在牺牲层上定义出图形，并在牺牲层上刻蚀形成牺牲层图形；3)利用半导体CMOS工艺在牺牲层上淀积一层阻变材料层；4)采用电感耦合等离子体ICP或者反应离子刻蚀RIE干法刻蚀方法进行全局刻蚀，刻蚀厚度为阻变材料层的厚度，从而在牺牲层图形的两侧形成阻变层侧墙结构；5)腐蚀掉牺牲层图形，留下阻变层侧墙结构；6)利用光刻定义出电极的图形，淀积金属；7)采用化学机械抛光CMP，除去阻变层侧墙结构上的金属，并且使阻变层侧墙结构的厚度与金属的厚度一致，在阻变层侧墙结构的两侧分别形成电极，两个电极之间由阻变层侧墙结构分隔，在水平方向上形成电极‑阻变层‑电极的平面结构，即形成纳米尺度的平面非易失性阻变存储器。