[发明专利]一种沟槽肖特基势垒二极管及其制造方法有效

专利信息
申请号: 201610060658.0 申请日: 2016-01-28
公开(公告)号: CN105576045B 公开(公告)日: 2018-04-17
发明(设计)人: 刘伟 申请(专利权)人: 杭州立昂微电子股份有限公司
主分类号: H01L29/872 分类号: H01L29/872;H01L21/329;H01L29/06
代理公司: 杭州杭诚专利事务所有限公司33109 代理人: 尉伟敏
地址: 310018 浙江省杭州*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种沟槽肖特基势垒二极管,包括有源区和截止区,有源区自上而下依次由阳极金属层、肖特基势垒金属层、第一导电类型轻掺杂的N型外延层、第一导电类型重掺杂的单晶硅衬底和阴极金属层构成,N型外延层上部设有若干沟槽,沟槽横向间隔设置,肖特基势垒金属层与相邻沟槽之间的N型外延层的顶面形成肖特基势垒接触,沟槽内填充有导电多晶硅,导电多晶硅与沟槽之间设有隔离层,隔离层的内部设有真空气隙,沟槽在有源区和截止区相互连通。该沟槽肖特基势垒二极管具有反向阻断电压高、反向偏压低忽然反向漏电低等优点。本发明还公开了一种沟槽肖特基势垒二极管的制造方法,该方法具有制造方法步骤少,制造成本等优点。
搜索关键词: 一种 沟槽 肖特基势垒二极管 及其 制造 方法
【主权项】:
一种沟槽肖特基势垒二极管,其特征在于:包括中部的有源区和环绕有源区的截止区,有源区自上而下依次由阳极金属层(1)、肖特基势垒金属层(2)、第一导电类型轻掺杂的N型外延层(3)、第一导电类型重掺杂的单晶硅衬底(4)和阴极金属层(5)构成;N型外延层上部设有若干沟槽(6),沟槽(6)横向间隔设置;肖特基势垒金属层(2)与相邻沟槽之间的N型外延层(3)的顶面形成肖特基势垒接触;沟槽(6)内填充有导电多晶硅(7),导电多晶硅(7)的顶面与肖特基势垒金属层(2)形成欧姆接触;导电多晶硅(7)与沟槽(6)的内表面之间设有隔离层(8),隔离层(8)的内部设有真空间隙(9);沟槽(6)在有源区和截止区相互连通。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州立昂微电子股份有限公司,未经杭州立昂微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610060658.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top