[发明专利]一种沟槽肖特基势垒二极管及其制造方法

权利要求书

1.一种沟槽肖特基势垒二极管，其特征在于：包括中部的有源区和环绕有源区的截止区，有源区自上而下依次由阳极金属层（1）、肖特基势垒金属层（2）、第一导电类型轻掺杂的N型外延层（3）、第一导电类型重掺杂的单晶硅衬底（4）和阴极金属层（5）构成；N型外延层上部设有若干沟槽（6），沟槽（6）横向间隔设置；肖特基势垒金属层（2）与相邻沟槽之间的N型外延层（3）的顶面形成肖特基势垒接触；沟槽（6）内填充有导电多晶硅（7），导电多晶硅（7）的顶面与肖特基势垒金属层（2）形成欧姆接触；导电多晶硅（7）与沟槽（6）的内表面之间设有隔离层（8），隔离层（8）的内部设有真空间隙（9）；沟槽（6）在有源区和截止区相互连通。

2.根据权利要求1所述的一种沟槽肖特基势垒二极管，其特征在于：所述的隔离层（8）为二氧化硅层。

3.根据权利要求1所述的一种沟槽肖特基势垒二极管，其特征在于：所述真空间隙（9）的宽度为10～1000Å。

4.根据权利要求1或3所述的一种沟槽肖特基势垒二极管，其特征在于：所述真空间隙（9）的真空度为1～10^-6托。

5.根据权利要求1或3所述的一种沟槽肖特基势垒二极管，其特征在于：所述的真空间隙（9）有1～10个。

6.根据权利要求1所述的一种沟槽肖特基势垒二极管，其特征在于：所述肖特基势垒金属层（2）的厚度为10～5000Å。

7.一种根据权利要求1所述的肖特基势垒二极管的制造方法，其特征在于包括以下步骤：

（一）在第一导电类型重掺杂的单晶硅衬底（4）上生长第一类导电类型轻掺杂的N型外延层（3）；

（二）依次采用光刻和干法刻蚀在N型外延层（3）中刻蚀出沟槽（6）；

（三）在整个结构的顶层生长第一二氧化硅层（10）；

（四）在整个结构的顶层生长多晶硅层（11）；

（五）在整个结构的顶层生长第二二氧化硅层（12）；

（六）在整个结构的顶层沉积导电多晶硅（7），导电多晶硅充满沟槽（6）；

（七）采用干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅（7）的顶面与N型外延层（3）的顶面齐平；

（八）采用干法刻蚀选择性去除部分第二二氧化硅层，使处于相邻沟槽间N型外延层（3）的顶部上的多晶硅层（11）曝露出来；

（九）在整个结构的顶层沉积氮化硅层（13）；

（十）依次采用光刻和干法刻蚀去除未被光刻胶保护的氮化硅层，使处于有源区的沟槽（6）内的导电多晶硅（7）的顶层被氮化硅覆盖，使处于截止区且与有源区的沟槽相连通的沟槽（6）及沟槽两侧的区域被氮化硅层（13）覆盖；

（十一）进行热氧化处理，未被氮化硅保护的多晶硅层（11）部分氧化为二氧化硅，并与第一二氧化硅层（10）和第二二氧化硅层（12）连通融合形成隔离层（8），有源区内的多晶硅层（11）被封闭在隔离层（8）中，截止区内的多晶硅层（11）被隔离层（8）和氮化硅层（13）共同封闭；

（十二）依次采用光刻和干法刻蚀，在截止区的氮化硅层（12）中形成通孔（14），暴露出多晶硅层（11）；

（十三）采用各向同性气相刻蚀，经由通孔（14）去除多晶硅层（11），形成间隙（15）；

（十四）依次采用光刻和干法刻蚀，选择性去除有源区内的氮化硅层（13）和隔离层（8）的部分二氧化硅，使沟槽（6）内的导电多晶硅（7）的顶面和相邻沟槽之间的N型外延层（3）的顶面暴露出来；

（十五）在整个机构的顶层沉积肖特基势垒金属层（2），截止区氮化硅层中的通孔（14）被肖特基势垒金属填塞，间隙（15）成为真空间隙（9）；

（十六）在整个结构的表面沉积阳极金属层（1）；

（十七）采用研磨单晶硅衬底（4）的底面的方法进行衬底减薄处理，并在单晶硅衬底（4）的底面沉积阴极金属层（5），得到沟槽肖特基势垒二极管。

8.根据权利要求7所述的一种肖特基势垒二极管的制造方法，其特征在于：在步骤（五）技术后，重复步骤（四）和步骤（五）1-9次，然后延续步骤（六）完成整个过程，在隔离层（8）中再制造1-9个真空间隙（9）。