[发明专利]半导体器件及其制造方法在审
| 申请号： | 201610058599.3 | 申请日： | 2016-01-27 |
| 公开（公告）号： | CN105826293A | 公开（公告）日： | 2016-08-03 |
| 发明（设计）人： | 松原义久;石上隆司 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L27/088;H01L21/8234 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;董典红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及半导体器件及其制造方法。实现半导体器件的性能的改善。半导体器件包括形成在衬底的上表面中的MISFET、叠置在衬底的上表面上方的多个布线层以及多个插塞，每一个插塞将布线层中的两个布线层彼此耦合。位于最上布线层下发的布线层包括导线。最上布线层包括焊盘、形成在焊盘上方的绝缘膜以及延伸穿过绝缘膜并到达焊盘的开口。在平面图中，MISFET和导线与开口重叠。在平面图中，多个插塞中没有一个与开口重叠。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；半导体元件，形成在所述半导体衬底的主表面中；多个布线层，叠置在所述半导体衬底的所述主表面上方；以及多个第一耦合电极，每个所述第一耦合电极将所述布线层中的两个不同的布线层彼此耦合，其中所述布线层中的位于最上布线层下方的布线层包括第一导线，其中所述布线层中的所述最上布线层包括：电极端子；绝缘膜，形成在所述电极端子上方；以及开口，延伸穿过所述绝缘膜并到达所述电极端子，其中在平面图中，所述半导体元件和所述第一导线与所述开口重叠，以及其中在平面图中，所述第一耦合电极中没有一个与所述开口重叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610058599.3/，转载请声明来源钻瓜专利网。
