[发明专利]封装基板的制作方法有效
| 申请号： | 201610013889.6 | 申请日： | 2016-01-08 |
| 公开（公告）号： | CN106960798B | 公开（公告）日： | 2019-05-24 |
| 发明（设计）人： | 余俊贤;许诗滨;周保宏 | 申请（专利权）人： | 恒劲科技股份有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48 |
| 代理公司： | 北京科龙寰宇知识产权代理有限责任公司 11139 | 代理人： | 孙皓晨 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。 | ||
| 搜索关键词： | 封装 制作方法 | ||
【主权项】：
1.一种封装基板的制作方法，其特征在于，步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度，其中，该第一导电单元为该封装基板的线路布局导线中的其中一个，称之为单导线；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恒劲科技股份有限公司，未经恒劲科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610013889.6/，转载请声明来源钻瓜专利网。
- 上一篇：PMOS晶体管的形成方法
- 下一篇：集成电路装置及其三维扇出结构和制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
