[发明专利]封装基板的制作方法

说明书

本发明公开了一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。

技术领域

本发明关于一种封装基板的制作方法，属于半导体技术领域。

背景技术

新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，积体电路(Integrated Circuit，简称IC)技术及其后端的晶片封装技术亦随之进展，以符合此新一代电子产品的效能规格。欲使封装基板具有高密度的线路设计，则线路必须以细节距(fine pitch)方式进行制作，现有技术通常采用半加成制程(Semi-additiveprocess，简称SAP)，使得所制作的线路的线宽与线距大致相同；例如，线宽与线距皆为15μm或20μm，此类细节距线路中单导线本身的厚度通常最多就是20μm。

倘若封装基板欲应用于高功率电子产品，则我们必须使单导线尽可能地加厚，使得导线的截面积增大，以减小线路的电阻值。然而，对于细节距线路设计，要增高单导线的厚度并不容易，其制成品良率与可靠度通常不佳。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。

发明内容

为达成此目的，本发明第一实施例提供一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。

在一实施例中，形成该第一导电单元的步骤是通过电镀方式。

在一实施例中，该方法更包含：在形成该第四介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。

在一实施例中，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。

本发明第二实施例提供一种封装基板的制作方法，其步骤包含：提供一第一承载板与一第二承载板；形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；形成一第三介电材料层于该第一导电单元与该第二导电单元之间；移除该第一承载板与该第一介电材料层，并移除该第二承载板与该第二介电材料层；以及形成一第四介电材料层，使其包覆该第一导电单元与该第二导电单元。

在一实施例中，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。