[发明专利]图案化接地以及形成图案化接地的方法在审
| 申请号： | 201580046601.9 | 申请日： | 2015-09-01 |
| 公开（公告）号： | CN106663669A | 公开（公告）日： | 2017-05-10 |
| 发明（设计）人： | U-M·乔;Y·K·宋;J·H·尹;J-H·李;X·张 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H01L23/495 | 分类号： | H01L23/495;H01L23/498;H01L23/522;H01L23/64 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 杨丽,李小芳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据本公开的一些示例的一种半导体封装可包括第一主体层(250)，可包括位于第一主体层之上的一个或多个电感器、耦合电感器、或电感性元件的变压器(220)。第一接地平面(260)在第一主体层(250)与该电感性元件(220)之间的第一主体层的顶部上。第一接地平面可具有与由该电感性元件所生成的磁场大致垂直的导线，以及在第一主体层的底部上与第一接地平面对向的第二接地平面(270)。第一接地平面和第二接地平面还可为半导体提供热耗散元件(280)以及减少或消除由该电感性元件所产生的涡流电流和寄生效应。 | ||
| 搜索关键词： | 图案 接地 以及 形成 方法 | ||
【主权项】：
一种集成电路封装，包括：第一主体层；位于所述第一主体层之上的电感性元件；在所述第一主体层与所述电感性元件之间的在所述第一主体层顶部上的第一接地平面，所述第一接地平面具有与由所述电感性元件所生成的磁场大致垂直的导线；以及所述第一主体层的底部上与所述第一接地平面对向的第二接地平面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580046601.9/，转载请声明来源钻瓜专利网。
- 上一篇：球形键合结合体
- 下一篇：包括嵌入式电容器的封装基板
