[实用新型]锁相环有效
| 申请号： | 201520969265.2 | 申请日： | 2015-11-27 |
| 公开（公告）号： | CN205249185U | 公开（公告）日： | 2016-05-18 |
| 发明（设计）人： | 王晓光 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种锁相环，包括降频单元、相位频率侦测单元、电荷泵、滤波单元以及压控振荡器单元。降频单元降低输入时钟的频率，用以产生参考时钟，并降低输出时钟的频率，用以产生回授时钟。相位频率侦测单元耦接降频单元，并根据参考时钟及回授时钟的相位差，产生侦测信号。电荷泵耦接相位频率侦测单元，并根据侦测信号调整控制电压。滤波单元耦接电荷泵，并滤除控制电压的高频噪声。压控振荡器单元耦接滤波单元，并根据控制电压产生输出时钟。 | ||
| 搜索关键词： | 锁相环 | ||
【主权项】：
一种锁相环，其特征在于，包括：降频单元，降低输入时钟的频率，用以产生参考时钟，并降低输出时钟的频率，用以产生回授时钟；相位频率侦测单元，耦接该降频单元，并根据该参考时钟及该回授时钟的相位差，产生侦测信号；电荷泵，耦接该相位频率侦测单元，并根据该侦测信号调整控制电压；滤波单元，耦接该电荷泵的输出端，并滤除该控制电压的高频噪声；以及压控振荡器单元，耦接该滤波单元，并根据该控制电压产生该输出时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520969265.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种方便管理的对讲机
- 下一篇：一种基于伪随机函数的窄带噪声频率信号发生装置
- 同类专利
- 一种宽带捷变低相位噪声频率综合发生器-201610987603.4
- 石玉;邓迅;刘汉子;张玮 - 电子科技大学
- 2016-11-10 - 2019-11-05 - H03L7/18
- 本发明属于频率综合发生器技术，具体提供一种宽带捷变低相位噪声频率综合发生器包括：高稳晶振、下变频混频锁相环模块、预置牵引模块和控制模块，其中下变频混频锁相环模块采用粗变频和细变频两次下变频结构，从而在小体积下，实现更高的频率输出和低相位噪声；同时，预置牵引模块完成对于VCO的牵引和粗调谐，从而避免了错锁；并且，锁相环的锁定速度明显提高，实现了捷变。综上，本发明的目的在于提供一种宽带捷变低相位噪声频率综合发生器，能够实现低相位噪声、小步进、宽带宽和捷变。
- 一种宽频度高性能频率合成器-201822040832.2
- 朱晓瑜;黄启;戴科亮 - 湖南金翎箭信息技术有限公司
- 2018-12-06 - 2019-11-05 - H03L7/18
- 本实用新型公开了一种宽频度高性能频率合成器，包括基础芯片，所述基础芯片结合信号转换电路、快速跳频辅助电路和硬件切换电路，所述快速跳频电路部分C17一端连接电荷泵输出引脚，另一端连接地进行滤波，R2与C19连接形成低通滤波，C18与R3连接组成二级低通滤波，与上一级低通滤波器紧密相连，R4与R5连接，所述硬件切换电路包括巴伦电路、差分电路和单端信号控制电路，所述巴伦电路连接差分电路和单端信号控制电路，本实用新型涉及频率合成器技术领域。该宽频度高性能频率合成器，大幅降低切换后的稳定时间，增强频率切换后的性能，对共模信号噪音的具有出色的抑制作用，同时电路稳定，杂散程度较低。
- 一种包含变压器耦合除三分频的宽带注入锁定除四分频器-201910646613.5
- 薛泉;宛操 - 华南理工大学
- 2019-07-17 - 2019-11-01 - H03L7/18
- 本发明公开了一种包含变压器耦合除三分频的宽带注入锁定除四分频器，包括第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、电源VDD、第一电阻、第二电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一偏置电压和第二偏置电压等；所述第一电感和第二电感的正端均接电源VDD，第一电阻的两端分别接到第一电感和第二电感的负端；第一电容连接第一电感的负端，第一电容另一端接地；第二电容连接第一电感的负端，第二电容另一端接地等。本发明增加了信号注入效率，从而实现了宽带除四分频，减小输出端信号三次谐波强度。
- 高性能低相噪的宽带小数N分频锁相环本振电路-201920056154.0
- 周仁平;朱立霞;黄明 - 湖北迈可威通信技术有限公司
- 2019-01-14 - 2019-10-25 - H03L7/18
- 高性能低相噪的宽带小数N分频锁相环本振电路，它涉及本振电路技术领域。应用于无线通信的高性能低相噪的宽带小数N分频锁相环本振电路它包含振荡器、锁相环芯片、电源芯片、第一放大器、第二放大器、滤波器，振荡器和锁相环芯片电性连接，电源芯片设置在锁相环芯片右侧，且电源芯片和锁相环芯片电性连接，锁相环芯片和第一放大器电性连接，第一放大器的右侧设置第二放大器，且第一放大器和第二放大器电性连接，第二放大器和滤波器电性连接。采用上述技术方案后，本实用新型的有益效果为：它的设计合理，具有高性能，带宽宽，低相噪，输出功率高，杂散低，简单方便的优点。
- 一种低相噪频率合成器-201920083545.1
- 刘永卫 - 河北鸿捷电子科技有限公司
- 2019-01-18 - 2019-10-18 - H03L7/18
- 本实用新型涉及一种低相噪频率合成器，包括第一功分器、倍频器、第一滤波器、放大器、混频器、第二功分器、压控振荡器、锁相环、恒温晶振和第二滤波器，所述第一功分器、倍频器、第一滤波器、放大器、混频器、第二功分器、压控振荡器和锁相环依次连接形成环路；所述恒温晶振与第一功分器的输入端连接，所述恒温晶振通过第一功分器分成两路信号，一路为锁相环提供参考信号，一路通过倍频器、第一滤波器和放大器产生本振信号，本振信号输入混频器；所述锁相环控制压控振荡器输出频率通过第二功分器分成两路。本实用新型采用混频锁相降低了频率合成器的回路信号频率，优化了输出频率的相位噪声，同时优化了输出频率的输出杂散。
- 一种时钟频率调整的方法及装置-201910372800.9
- 廖彬彬;刘立明;王荣生 - 杭州阿姆科技有限公司
- 2019-05-06 - 2019-10-11 - H03L7/18
- 本发明公开了一种时钟频率调整的方法及装置。上述时钟频率调整的方法，包括：S01、可变系数分频器接收稳定的高频时钟信号；S02、分频系数控制单元根据当前时隙号分配相应的分频系数至可变系数分频器；S03、可变系数分频器根据分频系数将高频时钟信号进行分频后传输至相应的硬件系统。本发明不需要保存上下文，CPU和硬件系统继续保持运行。并且由于不需要改变系统时钟PLL的配置，切换过程中时钟稳定输出，切换速度快；只需要使用一个系统时钟源输入和一个系统时钟PLL，减少系统复杂度；可以调整任意的系统性能输出，不受分频系数的限制。
- 用于锁相环的损坏的时钟检测电路-201910162371.2
- E·P·林德伦;A·司里德;J·加纳旦那 - 德克萨斯仪器股份有限公司
- 2019-03-05 - 2019-09-17 - H03L7/18
- 本申请公开了用于锁相环的损坏的时钟检测电路。选择电路(202)接收多个参考时钟。选择电路(202)由控制信号控制，以输出多个参考时钟中的一个。锁相环(204)耦合到选择电路(202)的输出，并使用所选择的参考时钟来对输出时钟进行锁相。包括多个参考时钟窗口检测器电路(210)。每个参考时钟窗口检测器电路(210)接收单独的参考时钟。每个参考时钟窗口检测器电路(210)响应于提早参考时钟边沿误差而断言误差信号，其中参考时钟窗口检测器电路(210)在提早时间窗口期满之前检测参考时钟边沿。此外，每个参考时钟窗口检测器电路(210)响应于推迟参考时钟边沿误差而断言误差信号，其中参考时钟窗口检测器电路(210)在推迟时间窗口期满之后检测参考时钟边沿。
- 一种用于5G基站通信的电荷泵锁相环CPPLL-201821458597.4
- 王川恺;郭继泽;李昱辰;陈志杰 - 郭继泽;王川恺;李昱辰;陈志杰
- 2018-09-07 - 2019-09-10 - H03L7/18
- 一种用于5G基站通信的电荷泵锁相环CPPLL，包括：鉴相鉴频器(PFD)，采用双反相器增加脉冲宽度，采用大尺寸电流源晶体管来减小电流不匹配，采用串联连接的常通传输门消除相位差；电荷泵(CP)，采用差分电荷泵解决电荷共享问题；低通滤波器(LPF)，采用高阶低通滤波器，减小稳态误差；压控振荡器(VCO)，通过采用NMOS开关控制的单位面积电容，合并采用双VCO结构。分频器(Divider)，采用双模预分频技术。本PLL实现方法，可满足5G基站通信电路在24.75‑42.5GHz频段性能要求，相位噪声、功耗指标优于标准规范要求。
- 一种便携式频综源组件-201822210504.2
- 陈大龙;陈凌云 - 南京迈强电子科技有限责任公司
- 2018-12-27 - 2019-09-03 - H03L7/18
- 本实用新型公开了一种便携式频综源组件，包括频综源主体，所述频综源主体的一端设置有电源插口，所述电源插口的两侧均设置有接口，所述接口的外侧设置有固定架，所述固定架的一端固定在频综源主体上，另一端固定连接有卡槽，所述卡槽的一端设置有固定螺栓，所述固定螺栓的一端设置有蝴蝶螺母，所述频综源主体的下侧设置有安装板，所述安装板的表面设置有卡板，所述频综源主体的下侧表面对应卡板的位置开设有卡槽，所述频综源主体与安装板通过卡板和卡槽卡合连接；通过设计在接口外侧的固定架和抱箍，在把连接头插在接口上后，通过抱箍对连接头进行固定，防止在使用和检修等移动频综源情况下，连接头没有拔下而导致接口被连接头挤压出现损坏。
- 一种相位模可变的DDS电路-201920023884.0
- 孙乔;洪少林;吴忠良 - 优利德科技(中国)股份有限公司
- 2019-01-08 - 2019-09-03 - H03L7/18
- 本实用新型涉及一种相位模可变的DDS电路，包括：频率字累加器，第一减法器，第一比较器以及第一选择器；其中，所述频率字累加器还包括频率字加法器以及第一寄存器，所述频率字加法器以及第一减法器的输出端均连接所述第一选择器的输入端，所述第一比较器的输出端连接所述第一选择器的控制端，所述第一选择器的输出端连接所述第一寄存器的输入端，所述第一寄存器的输出端连接所述频率字加法器、第一减法器以及第一比较器的输入端。本实用新型中的相位模可变的DDS电路不仅频率控制字FreqWord是可变的，还增加了可变的相位模Module，在确定所需输出的频率后，频率控制字FreqWord和相位模Module大小的变化共同影响相位的输出，以使输出的相位更加稳定。
- 一种小型化的捷变频率源-201920103774.5
- 马璐 - 成都六九一四科技有限公司
- 2019-01-22 - 2019-09-03 - H03L7/18
- 本实用新型公开了一种小型化的捷变频率源，其晶体振荡器输出端分两路输出，一路输出至鉴相器，另一路输出至频率标准源形成微波频标信号；所述鉴相器输出电压经过环路滤波器后输入放大器正端，放大器的输出端连接压控振荡器；压控振荡器输出端分为两路，一路输出至外部，另一路输入混频器混合后经过第二滤波器产生中频信号，该中频信号经过分频器后分为两路，一路反馈至鉴相器形成闭环，另一路经F/D变换电路后输入至控制电路，经过A/D转换与环路滤波器输出信号一起输入放大器的正端。可实现快速的跳频，实测跳频时间7us，已经可以媲美DDS（直接数字式频率合成）的频率切换时间，同时还能满足低功耗、小型化的需求，在市场上有着广阔的前景。
- 一种细步进超低相噪频率源-201920117654.0
- 马璐 - 成都六九一四科技有限公司
- 2019-01-24 - 2019-09-03 - H03L7/18
- 本实用新型公开了一种细步进超低相噪频率源，其晶体振荡器的信号经过倍频电路处理后耦合分为两路，直通端输出至DDS，作为DDS的参考信号；耦合端经过放大器放大后与VCO输出混频产生中频信号，该信号输入至鉴相器的参考端；DDS输出信号与自身参考信号经混频器混频后产生射频信号输入至鉴相器的RF端口。鉴相器的CP输出至环路滤波器后调谐VCO，产生需要的输出信号。本实用新型输出信号相位噪声远远高于传统方式的相位噪声，体积和功耗又不会有太大变化的前提下在市场上有着广阔的前景。
- 10~22GHz快跳源-201822149604.9
- 杨松 - 成都世源频控技术股份有限公司
- 2018-12-20 - 2019-08-30 - H03L7/18
- 本实用新型公开了10～22GHz快跳源，包括输入端与100M参考信号连接的第一功分器，分别与所述第一功分器连接的第一电路和第二电路，连接点分别为A和B。本实用新型旨在解决传统的频率源锁定时间长的问题，采用直接式频率合成技术，结合DDS细步进技术，实现了从10GHz～22GHz工作频段的频率合成，提高了频率切换速度，可适应大型设备的需求。
- 一种用于短波双路同时接收系统的双通道本振源模块-201910539320.7
- 马久青;陈衍;王勇;金红军;蒋小松 - 常州国光数据通信有限公司
- 2019-06-20 - 2019-08-27 - H03L7/18
- 本发明公开了一种用于短波双路同时接收系统的双通道本振源模块，包括高精度恒温晶振、时钟缓冲电路、DDS模块、嵌入式控制器、放大/缓冲电路和混频器；所述高精度恒温晶振的输出信号经时钟缓冲电路后作为参考时钟输入至DDS模块；所述DDS模块在嵌入式控制器的控制下将参考时钟信号四倍频作为标准时钟，并产生双路本振输出信号；所述双路本振输出信号各经过一个放大/缓冲电路后分别输出至两个混频器。本发明实现了全双工的双通道本振输出方式，适配于短波双路同时接收系统，实现双路短波信号同时接收解调，特别适用于宽带扫频快速建链装置。
- 一种新型超宽带低相噪频率源-201910585046.7
- 宋剑威 - 无锡华测电子系统有限公司
- 2019-07-01 - 2019-08-23 - H03L7/18
- 本发明公开了一种新型超宽带低相噪频率源，涉及微波通信技术领域，该频率源运用高速DDS技术实现超小步进和窄带的低杂散性能，运用最新的低噪声PLL技术产生小步进、低相噪、低杂散的跳频低本振信号，运用低噪声梳状谱倍频技术产生低相噪的高本振信号，运用开关滤波技术有效降低宽带杂散，运用数控分频技术补齐低频段信号的产生，该频率源通过灵活组合运用直接频率合成技术、锁相环技术和DDS技术，最终实现超大带宽、超小步进、低相噪、低杂散、小尺寸和低成本的技术目标，使得该频率源适合作为一个通用化模块应用到任意一个对性能要求较高的系统中。
- 时钟生成方法以及半导体装置-201510127552.3
- 羽深贵光 - 拉碧斯半导体株式会社
- 2015-03-23 - 2019-08-20 - H03L7/18
- 本发明提供与目标频率的偏差、时间波动较小，并且低消耗电力而廉价的时钟生成方法以及半导体装置。在对输入时钟进行分频来生成目标频率的时钟的时钟生成方法中，以目标频率以及规定的整数k(k≥2)对输入时钟的频率进行除算求出商来对第一分频值进行运算；基于第一分频值对第二分频值进行运算；在将目标频率的一个周期的时间分割为k个区间后的一个区间中基于第二分频值对输入时钟进行分频，并且在剩余的k－1个区间中基于第一分频值对输入时钟进行分频；输出将与输入时钟分别被分频后的k个区间对应的时间作为一个周期的频率的时钟。
- 具有跨工艺、电压和温度被补偿的带宽的锁相环(PLL)-201510591916.3
- N·古普塔;A·库玛;A·拉希里 - 意法半导体国际有限公司
- 2015-09-16 - 2019-08-20 - H03L7/18
- 本公开的实施方式涉及具有跨工艺、电压和温度被补偿的带宽的锁相环(PLL)。锁相环(PLL)电路包括被配置为比较输入信号的相位和反馈信号的相位并响应于相位比较产生控制信号的相位比较电路；以及被配置为以由控制信号设置的频率产生输出信号的振荡器电路，其中反馈信号从输出信号获得。PLL电路进一步操作在校准操作模式，其中振荡器电路操作在锁频环模式以比较输入信号的频率和输出信号的频率，并响应于频率比较跨工艺、电压和温度使振荡器电路的增益集中。进一步地，在校准操作模式期间校准用于相位比较电路内的电荷泵的偏置电流，以匹配独立于温度的参考电流。
- 一种分路实现高速数据累加电路-201810115799.7
- 孙永明 - 长沙泰科阳微电子有限公司
- 2018-02-06 - 2019-08-13 - H03L7/18
- 本发明公开了一种分路实现高速数据累加电路，包括din输入信号、clk时钟信号、clkdiv2输入信号、第一选择器、第一累加器、第二选择器、第二累加器、第一加法器、第三累加器、第二加法器、第四累加器和第三选择器，其中，所述第一选择器、所述第二选择器和所述第三选择器均包括输入D端、输入CLK端、输出Q端和输出QN端，所述din输入信号与所述第一选择器的输入CLK端连接，所述第一累加器、所述第二累加器、所述第三累加器和所述第四累加器均包括输入D端、输入CLK端和输出Q端，所述第一选择器的输出Q端与所述输入D1端连接，所述第一选择器输入D端分别与所述第一选择器输出QN端连接、所述第一累加器的输出Q端以及第二选择器的输入D端连接。
- 基于锁相环的时钟校准电路及时钟校准方法-201910411571.7
- 牛耀琪 - 芯翼信息科技（南京）有限公司
- 2019-05-17 - 2019-08-09 - H03L7/18
- 本发明提供了一种基于锁相环的时钟校准电路，包括时钟产生单元、时钟调制单元、时钟反馈单元、时钟处理单元和时钟分频单元。本发明的所述时钟校准电路增加了所述时钟调制单元，所述时钟调制单元根据所述反馈时钟频率对所述调制前分频比进行调制处理，得到调制后分频比，以增加时钟频率范围和灵活性，同时通过所述时钟处理单元对所述参考时钟频率和所述反馈时钟频率进行转化处理、过滤处理和振荡处理，以提高时钟频率的精确度和传输质量，同时减低时钟之间的交互时间以降低功耗。本发明还提供了基于所述时钟校准电路的时钟校准方法。
- 一种基于正交调制的混合式频率合成器-201822231748.9
- 张勇军;王斌;冯菊芬 - 陕西烽火电子股份有限公司
- 2018-12-28 - 2019-08-06 - H03L7/18
- 本实用新型属于电子技术领域，公开了一种基于正交调制的混合式频率合成器，包括：集成锁相环，环路滤波器，压控振荡器，功分器，正交调制器，标准频率生成器，两个直接数字频率合成器，射频放大器，滤波器，控制器，应用于超短波超外差通信设备的本振或射频激励信号，其频率覆盖范围宽、噪声杂散低、换频时间短，噪声、杂散性能优良。
- 一种具有相位调节功能的射频信号源-201310596725.7
- 罗浚洲;梁斌;王悦;王铁军;李维森 - 苏州普源精电科技有限公司
- 2013-11-22 - 2019-08-02 - H03L7/18
- 本发明提供了一种具有相位调节功能的射频信号源，包括一个控制单元、一个DDS信号源、一个倍频单元、一个分频单元、一个输入单元，当所述输入单元产生的目标相位值与当前相位值之间的跨度值大于一个阈值时，控制单元根据当前相位值和目标相位值产生由当前相位值对应的相位控制字向目标相位值对应的相位控制字依序跳变的多个相位控制字；所述DDS信号源根据频率控制字和控制单元产生的所述依序跳变的多个相位控制字依序产生所述输出信号。本发明通过对相位调节进行分步跳变处理，实现了在相位不丢失的情况下的相位任意调节。
- 宽带捷变频信号源模块-201822193760.5
- 莫世波;李世浩;聂飞;罗曦 - 成都天奥测控技术有限公司
- 2018-12-25 - 2019-08-02 - H03L7/18
- 本实用新型公开了一种宽带捷变频信号源模块，包括：数字基带模块、频综模块和上变频模块；所述数字基带模块和频综模块相连接并集成为基带频综模块；所述基带频综模块和上变频模块安装在PXI背板上，并通过PXI背板上的PXI总线进行通信。本实用新型的宽带捷变频信号源模块体积小、重量轻、成本低，可与其他多种模块化测量仪器安装于同一个PXI机箱内，轻松搭建一套多功能测试系统，大大节约了空间和成本。
- 一种基于FPGA的合并单元秒脉冲同步输出系统及方法-201610505592.1
- 白世军;陈凯;石楠;金猛 - 中国西电电气股份有限公司
- 2016-06-30 - 2019-07-26 - H03L7/18
- 本发明一种基于FPGA的合并单元秒脉冲同步输出系统及方法，简单方便，解析简单。所述方法包括，步骤1，采用外接秒脉冲对合并单元的内部秒脉冲进行计数；根据合并单元数据输出频率，对其输出数据序号进行循环计数；两计数均在秒脉冲上升沿时刻清零；步骤2，标记接收到外接秒脉冲上升沿时刻的秒计数值和数据序号计数值，计算出内外时钟在周期输出数据之外的时间差，即为同步输出时要调整的时间差，并得到时间差值；步骤3，将同步输出时要调整的时间差在合并单元同步前调整入合并单元数据输出脉冲，且输出脉冲的误差不超过±10微秒，完成合并单元同步输出。所述系统包括均由FPGA实现的计数模块，差值计算模块和数据输出使能模块。
- 一种高杂散抑制的细步进捷变频频率合成器-201822146964.3
- 赵乾坤 - 成都世源频控技术股份有限公司
- 2018-12-20 - 2019-07-26 - H03L7/18
- 本实用新型公开了一种高杂散抑制的细步进捷变频频率合成器，包括输出基准信号的恒温晶振，与恒温晶振相连的谐波发生器，与谐波发生器相连的参考时钟频率选择电路、低频选择电路和高频选择电路，输入端与参考时钟频率选择电路相连的DDS电路，与DDS电路输出端相连的第一中频选择电路，与第一中频选择电路和低频选择电路均相连的第一混频器，与第一混频器相连的第二中频选择电路，与第二中频选择电路和高频选择电路均相连的第二混频器，以及与第二混频器相连的滤波放大电路。本技术方案的频率合成器同时满足高杂散抑制、细步进和捷变频的要求。因此，适合推广应用。
- 合成器和相位频率检测器-201811442551.8
- 阿恩特·托马斯·奥特;马蒂亚斯·克雷姆皮戈 - 索尼公司
- 2018-11-29 - 2019-07-23 - H03L7/18
- 本发明涉及一种合成器和相位频率检测器。该合成器包括：两点调制锁相环TPM PLL电路，被配置为接收频率调谐信号并通过对频率调谐信号应用两点调制PLL来生成中频范围内的步进啁啾信号；以及子采样PLL电路，被配置为接收毫米波频率范围内的步进啁啾信号并通过对步进啁啾信号应用子采样PLL来生成毫米波频率范围内的平滑啁啾信号。
- 锁定检测电路、方法及锁相电路-201610737928.7
- 尤琳;闵卿;黄兆磊 - 华为技术有限公司
- 2016-08-26 - 2019-07-23 - H03L7/18
- 本发明公开了一种锁定检测电路、方法及锁相电路。该锁定检测电路分别与，锁相环的参考信号输入端和反馈信号输入端，以及控制器相耦合，该锁定检测电路包括相位比较电路和状态检测电路；该相位比较电路用于分别从该锁相环的参考信号输入端接收参考信号，从该锁相环的反馈信号输入端接收反馈信号，以及从该控制器接收工作模式信号，并根据该参考信号、该反馈信号以及该工作模式信号，生成对比信号，该状态检测电路用于获取时钟信号和该对比信号，并根据该时钟信号和该对比信号，对该锁相环的工作状态进行检测。该锁定检测电路的结构简单。
- 一种多模分频的注入锁定分频器-201610895178.6
- 张为;刘建涛;高婉航 - 天津大学
- 2016-10-13 - 2019-07-19 - H03L7/18
- 本发明涉及一种多模分频的注入锁定分频器，包括负阻单元、调谐单元和信号注入单元和差分输出缓冲器，负阻单元采用由四个MOS管M1,M2,M3,M4构成的互补的交叉耦合对管负阻单元；调谐单元，由峰值电感L1，压控可变电容Cvar，以及2bit开关电容阵列通过并联的方式组成一个调谐频率可变的谐振腔；信号注入单元，由并联的双MOS管Ms1,Ms2，以及多模切换单元串联组成；利用并联双MOS管直接注入的方式为振荡器注入分频信号，利用压控可变电容和开关电容阵列改变谐振腔的谐振频率，改变分频比，并通过串联峰值电感L1来增强谐波的能量，拓宽锁定范围。
- 斜率持续变化的斜坡信号的实现方法-201610556597.7
- 不公告发明人 - 芯视达系统公司
- 2016-07-15 - 2019-07-19 - H03L7/18
- 一种斜率持续变化的斜坡信号的实现方法，通过动态调整模数转换输出的位宽以及斜坡信号发生器的时钟频率，使得用于图像采样的斜坡信号的电压增长率平滑变化，从而实现模数转换过程中码位动态可调。本发明能够在弱光区LSB缩小以扩展动态范围，或者提高FSR以扩展动态范围。
- 射频本振信号校准电路-201822231050.7
- 陈春雷;黄建林;胡源 - 昆山普尚电子科技有限公司
- 2018-12-28 - 2019-07-19 - H03L7/18
- 本实用新型公开了一种射频本振信号校准电路，包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；所述小数分频器为基于Δ∑调制技术的小数分频器；所述FPGA芯片给小数分频器配置用于调制的初始值，所述FPGA芯片给整数分频器配置用于调制的初始值；所述小数分频器和整数分频器的输出端连接混频器的输入端，所述混频器的输出端连接低通滤波器的输入端，所述低通滤波器的输出端连接ADC转换器的输入端，所述ADC转换器的输出端连接FPGA芯片。本实用新型的射频本振信号校准电路，通过引入校准通道来减小主信号频谱两边的杂散，能够提高使用该校准电路的系统的性能。
- 锁相环电子电路及其电子装置及修正工作循环的方法-201811531582.0
- 吴王华;姚智伟 - 三星电子株式会社
- 2018-12-14 - 2019-07-16 - H03L7/18
- 本文公开一种锁相环电子电路及其电子装置及修正工作循环的方法。根据一个实施例，一种电子电路包括：时钟倍频器；比较器，输出代表电压‑电流(Gm)电路处的电压与参考电压之间的差的值，所述参考电压经调整以补偿所述比较器的偏移；以及工作循环校准电路，接收由所述比较器输出的值并通过从由所述比较器输出的值提取误差以及根据所提取的误差对锁相环的工作循环的时钟边沿进行延迟来调整所述工作循环。
- 专利分类
