[发明专利]半导体器件及其制造方法

摘要

本发明提供一种半导体器件及其制造方法，所述半导体器件包括阻止对半导体元件的电特性造成不良影响的元件隔离构造。残留在宽度相对较窄的浅槽隔离结构中的氧化硅膜9的膜厚比残留在宽度相对较宽的浅槽隔离结构中的氧化硅膜9的膜厚薄。氧化硅膜9变薄的量，为利用HDP‑CVD法形成的压缩应力较高的氧化硅膜10(上层)在下层的氧化硅膜9上的叠层厚度。最终使形成在宽度相对较窄的浅槽隔离结构中的元件隔离氧化膜的压缩应力得以进一步提高。

主权项

一种半导体器件，其特征在于，包括：第一浅槽隔离结构，以第一宽度从半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底的第一区域；第二浅槽隔离结构，以比所述第一宽度窄的第二宽度从所述半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底中的第二区域；以及元件隔离绝缘膜，填埋所述第一浅槽隔离结构和所述第二浅槽隔离结构而形成，其中，所述元件隔离绝缘膜包括：具有规定密度的第一绝缘膜；和密度比所述第一绝缘膜的密度高的第二绝缘膜，所述半导体器件还包括：第三浅槽隔离结构，以比所述第二宽度窄的第三宽度从所述半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底中的第三区域，所述元件隔离绝缘膜填埋所述第三浅槽隔离结构而形成，在所述第三浅槽隔离结构中以将所述第二绝缘膜叠层在所述第一绝缘膜上的方式来埋入所述第一绝缘膜和所述第二绝缘膜，填埋在所述第三浅槽隔离结构中的所述第二绝缘膜，比填埋在所述第二浅槽隔离结构中的所述第二绝缘膜厚，填埋在所述第二浅槽隔离结构中的所述第一绝缘膜的上表面，比填埋在所述第三浅槽隔离结构中的所述第一绝缘膜的上表面高，并且填埋在所述第一浅槽隔离结构中的所述第一绝缘膜的上表面比填埋在所述第二浅槽隔离结构中的所述第一绝缘膜的所述上表面高，而且位于比所述半导体衬底的表面高的位置。