[发明专利]半导体器件及其制造方法

说明书

本发明申请是申请日为2010年5月7日、申请号为201010174770.X、发明名称为“半导体器件及其制造方法”的发明申请的分案申请。

技术领域

本发明涉及一种半导体器件及其制造方法，特别涉及一种具有元件隔离构造宽度不同的浅槽隔离结构的半导体器件及其制造方法。

背景技术

为了将形成在半导体衬底上的各个元件进行电气绝缘，在半导体衬底上形成有用以对元件进行隔离的浅槽隔离结构(STI：Shallow Trench Isolation)，并将氧化膜等绝缘膜填埋在所述浅槽隔离结构中。随着图案的微细化和高密度化的发展，对在将绝缘膜填埋入所述浅槽隔离结构中的工序提出了如下要求：在埋入绝缘膜时，在纵横比高的浅槽隔离结构中填埋绝缘膜时不可产生空洞(气泡)。

在此之前,使用高密度等离子体化学气相沉积法(High Density Plasma Chemical Vapor Deposition，以下用“HDP－CVD法”表示)作为将绝缘膜埋入浅槽隔离结构的方法。但是，此方法在用于将绝缘膜填埋于高纵横比的浅槽隔离结构时，已难以做到不产生空洞、接缝等。

因此，在填埋高纵横比的浅槽隔离结构时,采用了O₃-TEOS(Tetra Ethyl Ortho Silicate：正硅酸乙酯)的亚常压化学气相沉积法(Sub-Atmospheric Chemical Vapor Deposition，以下用“SA-CVD法”表示)和使用了聚硅氮烷的旋涂法(Spin On Dielectric，以下用“SOD法”表示)等被用作为掩埋高纵横比浅槽隔离结构的方法。

为了不使电特性恶化(隔离耐压的恶化等)以及在将氧化硅膜填埋于高纵横比的浅槽隔离结构时不产生空洞，已有人提出结合使用“SOD法”和“HDP－CVD法”的解决方案。

例如，在专利文献1中提出了以下做法：通过SOD法用聚硅氮烷膜填埋浅槽隔离结构以后，再对聚硅氮烷膜进行回蚀，然后利用HDP－CVD法在所述聚硅氮烷膜上形成氧化膜以填埋浅槽隔离结构。在专利文献2中提出了以下做法：用O₂等离子体对通过SOD法填埋在浅槽隔离结构中的聚硅氮烷膜进行回蚀。

在专利文献3中提出了以下做法：为了消除通过SOD法填埋在浅槽隔离结构中的聚硅氮烷膜的湿蚀刻速率过快所造成的浅槽隔离结构中的凹陷，而在已埋入浅槽隔离结构中的聚硅氮烷膜上形成蚀刻速率慢的CVD膜。在专利文献4中提出了以下做法：通过使用了聚硅氮烷的SOD法，用富硅氧化膜将浅槽隔离结构的底部掩埋，再利用HDP－CVD法在其上形成氧化膜，以填埋浅槽隔离结构。

《专利文献1》：

日本公开特许公报特开2003-031650号公报

《专利文献2》：

日本公开特许公报特开2000-183150号公报

《专利文献3》：

日本公开特许公报特开2000-114362号公报

《专利文献4》：

日本公开特许公报特开2007-142311号公报

发明内容

目前的半导体器件中存在以下问题：通过使用了O₃-TEOS的SA-CVD法或SOD法形成的氧化膜的湿蚀刻速率比通过HDP－CVD法形成的氧化膜的湿蚀刻速率快。因此，为了将埋入浅槽隔离结构中的氧化膜致密化而降低湿蚀刻速率，一般情况下要对氧化膜进行退火处理。利用SA-CVD法或SOD法形成的氧化膜在进行退火处理时膜厚的收缩率大于利用HDP-CVD法形成的氧化膜在进行退火处理时膜厚的收缩率。

在氧化膜的膜厚的收缩率较大的情况下，氧化膜因退火处理而被致密化的程度，根据浅槽隔离结构的宽度不同而发生变化，埋在宽度越窄的浅槽隔离结构中的氧化膜越难以致密化。因此，随着浅槽隔离结构的宽度变窄，埋在该浅槽隔离结构中的氧化膜在进行退火处理后的湿蚀刻速率会加快，当埋在所述浅槽隔离结构中的氧化膜最终形成为元件隔离氧化膜的时候，自半导体衬底表面算起的所述元件隔离氧化膜的高度随着浅槽隔离结构的宽度不同而不同。