[发明专利]半导体器件及其制造方法有效
| 申请号： | 201510673393.7 | 申请日： | 2010-05-07 |
| 公开（公告）号： | CN105355540B | 公开（公告）日： | 2018-04-06 |
| 发明（设计）人： | 泽田真人;金冈龙范;堀田胜之 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/3105;H01L21/762 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 陈伟,王娟娟 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，其特征在于，包括：
第一浅槽隔离结构，以第一宽度从半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底的第一区域；
第二浅槽隔离结构，以比所述第一宽度窄的第二宽度从所述半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底中的第二区域；以及
元件隔离绝缘膜，填埋所述第一浅槽隔离结构和所述第二浅槽隔离结构而形成，
其中，所述元件隔离绝缘膜包括：具有规定密度的第一绝缘膜；和密度比所述第一绝缘膜的密度高的第二绝缘膜，
所述半导体器件还包括：第三浅槽隔离结构，以比所述第二宽度窄的第三宽度从所述半导体衬底的表面直到规定的深度而形成，以使其中夹入所述半导体衬底中的第三区域，
所述元件隔离绝缘膜填埋所述第三浅槽隔离结构而形成，
在所述第三浅槽隔离结构中以将所述第二绝缘膜叠层在所述第一绝缘膜上的方式来埋入所述第一绝缘膜和所述第二绝缘膜，
填埋在所述第三浅槽隔离结构中的所述第二绝缘膜，比填埋在所述第二浅槽隔离结构中的所述第二绝缘膜厚，
填埋在所述第二浅槽隔离结构中的所述第一绝缘膜的上表面，比填埋在所述第三浅槽隔离结构中的所述第一绝缘膜的上表面高，并且填埋在所述第一浅槽隔离结构中的所述第一绝缘膜的上表面比填埋在所述第二浅槽隔离结构中的所述第一绝缘膜的所述上表面高，而且位于比所述半导体衬底的表面高的位置。
2.根据权利要求1所述的半导体器件，其特征在于：
所述第二绝缘膜对于规定的湿蚀刻液的湿蚀刻速率，比所述第一绝缘膜对于所述湿蚀刻液的湿蚀刻速率低。
3.根据权利要求1或2所述的半导体器件，其特征在于：
所述第二绝缘膜的基于规定热处理的膜收缩率，比所述第一绝缘膜的基于所述热处理的膜收缩率小。
4.根据权利要求1或2所述的半导体器件，其特征在于：
所述第一绝缘膜为涂布膜或是用臭氧-正硅酸乙酯形成的氧化硅膜，
所述第二绝缘膜为通过高密度等离子体化学气相沉积法形成的氧化硅膜。
5.根据权利要求1或2所述的半导体器件，其特征在于，还包括：
第一晶体管，具有第一栅电极且形成于所述第一区域；
第二晶体管，具有第二栅电极且形成于所述第二区域；以及
第三晶体管，具有第三栅电极且形成于所述第三区域。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510673393.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种刷卡式自动售货机
- 下一篇：带水袋的鼠标垫
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
