[发明专利]用于在沟槽功率MOSFET中优化端接设计的不对称多晶硅栅极的制备方法有效
| 申请号： | 201510334087.0 | 申请日： | 2013-02-22 |
| 公开（公告）号： | CN104916699B | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 李亦衡;丁永平;王晓彬 | 申请（专利权）人： | 万国半导体股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/40;H01L21/336;H01L29/423 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 吴俊 |
| 地址： | 美国加利福尼亚州94*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有多个晶体管的半导体器件，包括一个端接区，带有不对称栅极的晶体管。该半导体器件包括具有多个有源晶体管的有源区，其中每个有源晶体管都含有源极、漏极和栅极区。源极和栅极区相互分离，并且相互绝缘。端接区包围着有源区。端接区包括多个分离的端接沟槽、每个沟槽都用导电材料和绝缘材料填充。电绝缘材料沉积在导电材料和衬底导电材料之间。多个端接沟槽中的其中之一沉积在有源区和多个端接沟槽的其余沟槽之间，栅极区就形成在端接沟槽中，与屏蔽栅极区重叠并间隔开，从而使栅极多晶硅的剖面面积小于晶体管中作为不对称设计的栅极区的剖面面积。 | ||
| 搜索关键词： | 用于 沟槽 功率 mosfet 优化 端接 设计 不对称 多晶 栅极 制备 方法 | ||
【主权项】：
一种在掺杂第一导电类型的半导体衬底上制备半导体器件的方法，其特征在于，所述的方法包括：在所述的衬底上，制备多个空间分离的有源区中的有源沟槽，多个空间分离的端接区中的端接沟槽，所述的多个端接沟槽包括至少一个最里面的端接沟槽，在有源区附近，以及一个最外面的端接沟槽，离有源区最远；在每个所述的沟槽中，制备一个绝缘栅极区；从有源区附近最里面的端接沟槽上，除去所述的绝缘栅极区靠近端接区的部分绝缘栅极区，同时在每个有源沟槽中保留所述的绝缘栅极区；在衬底上方，制备一个绝缘层，填充最里面的端接沟槽中所除去的绝缘栅极区的外部；并且通过衬底上方的绝缘层，制备电接头。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司，未经万国半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510334087.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种医疗检验设备
- 下一篇：照片群组产生及操作方法以及使用该方法的装置
- 同类专利
- 专利分类
