[发明专利]用于在沟槽功率MOSFET中优化端接设计的不对称多晶硅栅极的制备方法

权利要求书

1.一种在掺杂第一导电类型的半导体衬底上制备半导体器件的方法，其特征在于，所述的方法包括：

在所述的衬底上，制备多个空间分离的有源区中的有源沟槽，多个空间分离的端接区中的端接沟槽，所述的多个端接沟槽包括至少一个最里面的端接沟槽，在有源区附近，以及一个最外面的端接沟槽，离有源区最远；

在每个所述的沟槽中，制备一个绝缘栅极区；

从有源区附近最里面的端接沟槽上，除去所述的绝缘栅极区靠近端接区的部分绝缘栅极区，同时在每个有源沟槽中保留所述的绝缘栅极区；

在衬底上方，制备一个绝缘层，填充最里面的端接沟槽中所除去的绝缘栅极区的外部；

并且

通过衬底上方的绝缘层，制备电接头。

2.如权利要求1所述的方法，其特征在于，还包括在除去最里面的端接沟槽中的绝缘栅极区的外部之前，通过整个有源区和端接区，在衬底的顶部，无需掩膜，注入本体掺杂物和源极掺杂物，所述的本体掺杂物具有与第一导电类型相反的第二导电类型，所述的源极掺杂物具有第一导电类型。

3.如权利要求2所述的方法，其特征在于，制备电接头的步骤还将远离有源区的最外面的端接沟槽中的绝缘栅极区电连接到最外面的端接沟槽附近更加远离有源区的一个本体掺杂区。

4.如权利要求2所述的方法，其特征在于，每个有源沟槽和端接沟槽的底部都用被电绝缘材料包围着的导电材料填充，在每个沟槽中制备绝缘栅极区的方法是在每个沟槽的顶部制备绝缘栅极，与沟槽底部的导电材料重叠，所述的电绝缘材料的一部分设置在沟槽顶部栅极区和沟槽底部的导电材料之间。

5.如权利要求4所述的方法，其特征在于，从最里面的端接沟槽上除去端接区附近的所述的绝缘栅极区的外部，还从最外面的端接沟槽上除去全部的所述的绝缘栅极区。

6.如权利要求5所述的方法，其特征在于，制备电接头的步骤还将填充远离有源区的最外面的端接沟槽的底部且被电绝缘材料包围着的导电材料，电连接到在最外面的端接沟槽附近的离有源区更远的一个本体掺杂区。

7.如权利要求5所述的方法，其特征在于，从最里面的端接沟槽上，除去端接区附近的所述的绝缘栅极的外部，还将端接区中衬底的顶部至少向下除去到绝缘栅极区的底部。

8.如权利要求7所述的方法，其特征在于，制备电接头的步骤还将被电绝缘材料包围着的填充远离有源区的最外面的端接沟槽底部的导电材料电连接到邻近最外面的端接沟槽的衬底区。