[发明专利]数据保存方法及解串器有效
| 申请号： | 201510253386.1 | 申请日： | 2015-05-18 |
| 公开（公告）号： | CN106301386B | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | 谭国豪 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03M9/00 | 分类号： | H03M9/00 |
| 代理公司： | 深圳市深佳知识产权代理事务所(普通合伙) 44285 | 代理人： | 王仲凯 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了数据保存方法及解串器。所述方法包括：解串器根据第一均衡算法对第一串行数据进行第一均衡处理以获得第一均衡数据；所述解串器确定所述第一均衡数据的第一质量参数；所述解串器根据第二均衡算法对第二串行数据进行第二均衡处理以获得第二均衡数据；所述解串器确定所述第二均衡数据的第二质量参数；以及所述解串器保存所述第一均衡处理的第一均衡参数、所述第一均衡算法的标识、所述第一质量参数、所述第二均衡处理的第二均衡参数、所述第二均衡算法的标识和所述第二质量参数。通过上述技术方案，能够获取对解串器进行问题定位的数据，从而对解串器出现的问题进行定位。 | ||
| 搜索关键词： | 数据 保存 方法 解串器 | ||
【主权项】：
1.一种数据保存方法，其特征在于，所述方法包括：解串器根据第一均衡算法对第一串行数据进行第一均衡处理以获得第一均衡数据；所述解串器确定所述第一均衡数据的第一质量参数，所述第一质量参数用于标识所述第一均衡数据的信号质量；所述解串器根据第二均衡算法对第二串行数据进行第二均衡处理以获得第二均衡数据；所述解串器确定所述第二均衡数据的第二质量参数，所述第二质量参数用于标识所述第二均衡数据的信号质量；以及所述解串器保存所述第一均衡处理的第一均衡参数、所述第一均衡算法的标识、所述第一质量参数、所述第二均衡处理的第二均衡参数、所述第二均衡算法的标识和所述第二质量参数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510253386.1/，转载请声明来源钻瓜专利网。
- 上一篇：电光8-3编码器
- 下一篇：多进制LDPC码译码方法
- 同类专利
- 数据保存方法及解串器-201510253386.1
- 谭国豪 - 华为技术有限公司
- 2015-05-18 - 2019-11-05 - H03M9/00
- 提供了数据保存方法及解串器。所述方法包括：解串器根据第一均衡算法对第一串行数据进行第一均衡处理以获得第一均衡数据；所述解串器确定所述第一均衡数据的第一质量参数；所述解串器根据第二均衡算法对第二串行数据进行第二均衡处理以获得第二均衡数据；所述解串器确定所述第二均衡数据的第二质量参数；以及所述解串器保存所述第一均衡处理的第一均衡参数、所述第一均衡算法的标识、所述第一质量参数、所述第二均衡处理的第二均衡参数、所述第二均衡算法的标识和所述第二质量参数。通过上述技术方案，能够获取对解串器进行问题定位的数据，从而对解串器出现的问题进行定位。
- 用于奇数比并行数据总线的串行化器和解串器-201480078980.5
- 张乐;W·苏;C·李 - 高通股份有限公司
- 2014-05-21 - 2019-10-18 - H03M9/00
- 公开了用于奇数比并行数据总线的串行化器和解串器。在一个实施例中，以奇数个并行数据比特操作的串行化器和解串器在半速率时钟下工作来以全时钟速率提供串行数据流。通过提供半速率时钟，在纳入该串行化器的集成电路上节省了功率和面积。另外，通过提供7:1串行化器，总线现在与MIPI C‑PHY标准兼容。
- 串行器电路-201822024699.1
- R·辛格;A·巴尔 - 意法半导体国际有限公司
- 2018-12-04 - 2019-08-27 - H03M9/00
- 本公开的实施例涉及串行器电路。数据字响应于主时钟信号的边沿而被并行地接收，并且响应于选择信号而被选择以用于串行输出。对于串行输出的数据字的所检测的时间偏移，选择信号和主时钟信号的生成被控制，以通过移位主时钟信号的边沿的定时和调整在主时钟信号的一个周期内生成的用于选择信号的值的序列来校正时间偏移。对于后向时间偏移，值的序列中的至少一个计数值被跳过，并且主时钟信号的边沿在时间上更早出现。对于前向时间偏移，值的序列中的至少一个计数值被保持，并且主时钟信号的边沿在时间上更晚出现。本实用新型的实施例能够减小所占用的电路面积并且降低功耗。
- 一种数据转换器-201910301227.2
- 肖虎 - 上海安路信息科技有限公司
- 2019-04-15 - 2019-07-12 - H03M9/00
- 本申请公开了一种数据转换器，包括低压差线性稳压器、数据源、数据产生器、第一转换电路、第二转换电路：所述数据源提供待转换的数据至所述第一转换电路、数据产生器；所述数据产生器形成与所述待转换的数据互补的虚假数据，并提供至第二转换电路；所述低压差线性稳压器分别为所述第一转换电路、第二换电路提供电流；所述第一转换电路输出转换后的数据。
- 信号边沿位置编码-201811652562.9
- B·哈龙;T·B·弗利兹 - 德克萨斯仪器股份有限公司
- 2018-12-29 - 2019-07-09 - H03M9/00
- 本申请公开信号边沿位置编码，一种电路(100)包括串行器模块(110)，该串行器模块(110)包括输入级(120)，该输入级(120)对输入信号(140)进行采样以在给定时间帧中捕获针对每个输入信号(140)的边沿位置。边沿编码器(124)将针对输入信号(140)的边沿位置编码到分组帧中，以指定针对输入信号(140)的边沿位置在给定时间帧中发生的位置。发送器(130)从边沿解码器(124)接收分组帧，并将分组帧转换到串行数据流(150)中。发送器(130)经由串行数据流(150)传送针对输入信号(140)的边沿位置。
- 发送装置-201811650016.1
- 敖海;涂玮 - 武汉芯动科技有限公司
- 2018-12-31 - 2019-06-04 - H03M9/00
- 本发明公开一种发送装置。所述装置包括：电流模式逻辑单元，输出差分信号对；共模信号采样单元，采集所述差分信号对的共模信号；共模信号调整单元，根据所述共模信号调整所述差分信号对的信号幅度。本发明应用在内核电压较小的CMOS工艺，主要解决传统发送电路输出的最小信号幅度无法满足当前USB3.0协议的实质性缺陷。
- 基于8b/10b编码规范的8b/10b编码生成集实现方法-201510895144.2
- 邱赐云;陈天;段国东;赵永建;金鑫 - 中国电子科技集团公司第三十二研究所
- 2015-12-07 - 2019-05-31 - H03M9/00
- 本发明提供了一种基于8b/10b编码规范的8b/10b编码生成集实现方法，包括：对8b/10b编码码表中的码字进行编码并对编码结果的极性状态进行标记；根据8b/10b编码规范，建立16b/20b编码的游程受限约束关系，形成16b/20b编码的游程受限约束表；对16b/20b编码的游程受限约束表进行查表、翻转和替换操作，完成16b/20b编码。本发明具有逻辑简单开销低、速度快传输带宽高优点；通过将本发明16b/20b编码技术方案的CRD计算提前至编码器之前并增加一级同步延迟时钟，本发明技术方案可推广至32b/40b等更大规模8b/10b编码生成集实现。
- 驱动电路-201510694287.7
- 骆彦彬;吴建桦;林崇熙;林志宪 - 联发科技股份有限公司
- 2015-10-21 - 2019-05-10 - H03M9/00
- 本发明提供了一种驱动电路，用于接收一输入数据并产生一输出信号至终端元件，其中，该输入数据具有第一位和第二位，以及，该驱动电路包括：差动输出端对，用于输出该输出信号，其中，该差动输出端对具有第一输出端和第二输出端；至少一个电流式驱动单元，耦接于该差动输出端对，用于根据该第一位从该第一输出端和该第二输出端的其中一个输出电流，以及从该第一输出端和该第二输出端的另一个接收该电流；以及至少一个电压式驱动单元，耦接于该差动输出端对，用于根据该第二位给该第一输出端和该第二输出端提供电压。本发明提供的驱动电路可以用作PAM‑4驱动器或NRZ驱动器，即可以支持PAM‑4或NRZ编码。
- 一种IRIG-B交流码解码电路与方法-201811541497.2
- 李丹;耿爱辉;于洋;张强;冯强;周渝人;年伦 - 中国科学院长春光学精密机械与物理研究所
- 2018-12-17 - 2019-04-26 - H03M9/00
- 本发明公开了一种IRIG‑B交流码解码电路与方法。IRIG‑B交流码解码电路包括变压器、比较器、放大器和AD转换器，比较器的输入端连接变压器的输出端，放大器的输入端连接变压器的输出端，放大器的输出端连接AD转换器的输入端。IRIG‑B交流码解码方法包括IRIG‑B交流码过零点提取方法和IRIG‑B交流码电压幅值调制方法，将IRIG‑B交流码信号正弦波正半周的电压与参考电压比较确定过零点，通过改变放大器的阻值使IRIG‑B交流码电压幅值接近期望电压。本IRIG‑B交流码解码方法提高了准确性和可靠性，压缩了解码时间。
- 交流IRIG-B解码方法及装置-201811625170.3
- 张光雄;王德贵;李世兵 - 武汉依迅电子信息技术有限公司
- 2018-12-28 - 2019-04-12 - H03M9/00
- 本发明实施例提供一种交流IRIG‑B解码方法及装置，所述方法包括：对交流B码信号进行过零检测，提取出所述交流B码信号中的lkHz方波信号；基于A/D转换器对所述交流B码信号的峰值进行采样，根据采样结果对所述交流B码信号进行高幅值检测，将所述交流B码信号转化为脉冲方波信号；基于FPGA将所述脉冲方波信号转化为直流B码信号，使用所述lkHz方波信号对所述直流B码信号进行补偿，对补偿后的所述直流B码信号进行解调，获取所述交流B码信号对应的时间信息。本发明实施例简单实用、体积小、功耗低，同时具有较强的抗干扰性，提高了增强了交流B码解码的可靠性及解码的适应能力，提高了解码精度。
- 串行器-201410085720.2
- 李蓥旭;李相权 - 爱思开海力士有限公司
- 2014-03-10 - 2019-03-26 - H03M9/00
- 提供了串行器。串行器包括第一驱动控制信号发生器和第二驱动控制信号发生器。第一驱动控制信号发生器响应于第一时钟信号和第二时钟信号而放大第一输入数据信号以产生第一上拉驱动控制信号和第一下拉驱动控制信号。第二驱动控制信号发生器响应于第二时钟信号和第三时钟信号而放大第二输入数据信号以产生第二上拉驱动控制信号和第二下拉驱动控制信号。
- 隔离的串行器-解串器-201410153004.3
- 悉达多·桑达;迈克尔·J·米尔斯;朱华;赖得·韦拜;杰弗里·L·商塔格;黄云腾;阿纳赞·那哥·奈姆曼尼 - 硅谷实验室公司
- 2014-04-16 - 2019-03-19 - H03M9/00
- 本发明提供了一种隔离的串行器‑解串器。一个第一集成电路管芯接收来自多个输入信道的输入数据，并将来自该多个输入信道的该输入数据合并至合并数据中。第一集成电路管芯通过隔离通信信道传送合并数据。被耦合至所述隔离通信信道的第二集成电路管芯对所传送的合并数据进行解码，并将所解码的、已传送的合并数据供应至对应于输入信道的各自的输出信道。
- 一种极性自适应的IRIG-B码解码方法及解码装置-201610027661.2
- 韩琳;潘登;曹薇;罗欢;黄诚;丛靖;邓桂芳;王思婷;匡畅 - 广东水利电力职业技术学院
- 2016-01-15 - 2019-02-19 - H03M9/00
- 本发明涉及一种极性自适应的IRIG‑B码解码方法，包括如下步骤：生成：将输入的原B码反相，生成一个与输入码极性相反的新B码；检测：将原B码和新B码分别输入到B码检测单元，B码检测单元根据IRIG‑B码的规范分别检测这两路输入的B码是否能够有效地满足规范要求；选择：根据B码检测单元的检测结果，选择能够有效满足规范要求的那一路B码输入到解码单元，如果两路都不满足要求，则不输入信号到解码单元；解码：根据IRIG‑B码的规范对输入到解码单元的信号进行解码，并将解码结果输出。本发明增加了对输入B码极性的自动判断适应能力，消除极性不匹配引起的设备对接故障，提高对时系统的兼容性和可维护性，减少现场调试和维护人员的工作量。
- 串行化器及包括该串行化器的数据发送器-201510918943.7
- 崔佑荣;金圣根 - 延世大学校产学协力团
- 2015-12-10 - 2019-02-12 - H03M9/00
- 公开了一种串行化器，其包括：数据信号排列单元，将多个数据信号以预定相位间隔排列；转换检测单元，检测排列的数据信号之中的逻辑电平的转换来在所述逻辑电平的转换处生成切换信号；以及切换信号变换单元，将所述切换信号变换成通过串行化所述数据信号获得的串行数据信号。
- 一种有效数据检测及并行输出系统-201820357401.6
- 杨燕;马长伟;王海时 - 成都信息工程大学
- 2018-03-16 - 2019-01-11 - H03M9/00
- 本实用新型公开了一种有效数据检测及并行输出系统，包括有效数据检测器件、数据存储器件、数据读取器件、时钟分频器件和预配置器件，所述有效数据检测器件通过所述数据存储器件对应连接所述数据读取器件，所述时钟分频器件对应连接所述数据读取器件，所述预配置器件对应连接所述有效数据检测器件、数据存储器件、数据读取器件和时钟分频器件。该系统可自动完成有效数据筛选，避免了对所存储数据进行比对的过程，可达到快速准确获取有效数据的目的；可实现将数据分多路顺序及倒序输出，极大提高了数据处理效率。
- 一种带有清除杂质功能的抗辐照的串并转换装置-201510575957.3
- 朱勤辉;张林;窦延军;张春秋 - 江苏万邦微电子有限公司
- 2015-09-11 - 2019-01-08 - H03M9/00
- 一种带有清除杂质功能的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围，另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体，所述的第一中空罩体中安装有马达，所述的马达的马达轴上安装着第一进气扇，所述的第一中空罩体的一头是入风口，所述的第一中空罩体的另一头是颗粒杂质导出口，所述的颗粒杂质导出口上罩着带有网孔的盖体，这样的结构避免了现有技术的杂质颗粒物往往会附着在串转并电路中而会对串转并电路的性能带来不好的影响的缺陷。
- 基于差分结构的GaAs逻辑单元及其串并转换电路-201510051935.7
- 陈普锋 - 天津中科海高微波技术有限公司
- 2015-01-30 - 2018-12-14 - H03M9/00
- 本发明涉及GaAs逻辑电路，尤其涉及一种基于差分结构的GaAs逻辑单元及其串并转换电路。所述的逻辑单元包括差分输入逻辑门以及由耗尽型场效应管D1、耗尽型场效应管D2、电阻R1、电阻R2组成的负载；其中，耗尽型场效应管D1和D2的漏极分别接地，耗尽型场效应管D1和D2的源极分别与所述电阻R1和电阻R2的一端连接，所述电阻R1另一端分别接所述差分输入逻辑门和耗尽型场效应管D1的栅极，所述电阻R2另一端分别接所述差分输入逻辑门和耗尽型场效应管D2的栅极。本发明所述逻辑单元及串并转换电路，具有结构简单、速度快、功耗低、面积小的优势，并且不同温度和电源电压的变化对其影响较小。
- 一种干燥散热的抗辐照的串并转换装置-201510576120.0
- 朱勤辉;张林;窦延军;张春秋 - 江苏万邦微电子有限公司
- 2015-09-11 - 2018-12-14 - H03M9/00
- 一种干燥散热的抗辐照的串并转换装置，包括串并转换电路，所述的串并转换电路安放在安装有干燥散热装置的房间中,所述的串并转换电路的器件源区用环形栅包围，所述的干燥散热装置含有鳍片管与各自同鳍片管的一边以及鳍片管的另一边相连的第一液氮往复式装置与第二液氮往复式装置，这样的结构避免了现有技术的无高效实现共同散热的性能的措施、不能更好的提升散热装置的利用率、干燥效率差的缺陷。
- 一种抗辐照的串并转换装置的干燥散热控制方法-201510820525.4
- 朱勤辉;张林;窦延军;张春秋 - 江苏万邦微电子有限公司
- 2015-11-24 - 2018-12-14 - H03M9/00
- 一种抗辐照的串并转换装置的干燥散热控制方法，首先设置抗辐射的串并转换装置,该抗辐射的串并转换装置串并转换电路，所述的串并转换电路安放在安装有干燥散热装置的房间中,所述的串并转换电路的器件源区用环形栅包围，所述的干燥散热装置含有鳍片管与各自同鳍片管的一边以及鳍片管的另一边相连的第一液氮往复式装置与第二液氮往复式装置，这样结合其他的步骤避免了现有技术的现有技术的无高效实现共同散热的性能的措施、不能更好的提升散热装置的利用率、干燥效率差的缺陷。
- 一种基于时钟调相的并串转换电路-201510733235.6
- 李洪涛;侍宇峰;朱晓华;顾陈;李康;朱璨;席峰;陈胜垚;王海青;袁泽世 - 南京理工大学
- 2015-10-30 - 2018-10-02 - H03M9/00
- 本发明公开了一种基于时钟调相的并串转换电路。该电路由多级采样电路，多级时钟调相电路、同步复位电路、并串转换电路四部分组成。多级时钟调相电路由锁相环电路与基本时钟相位延时电路组成。输入的低频时钟经过多级时钟调相电路后，输出多级经过调相的时钟信号。并串转换电路采用多级调相时钟作为时钟信号，可以将输入的高速并行数据转换为串行数据输出。本发明使用FPGA设计实现，并通过布局布线约束技术使时钟相位精确可控，从而实现了用低频时钟对低速并行信号的采样并输出高速串行信号的功能。该电路具有精确性高、通用性好、稳定性强的特点。
- 用于数据串行传输的并串、串并转换装置-201610210167.X
- 张科峰;彭习武 - 武汉芯泰科技有限公司
- 2016-04-07 - 2018-09-28 - H03M9/00
- 本发明公开了一种用于数据串行传输的并串、串并转换装置，包括：接收并行数据并将并行数据转换为串行数据输出的并串转换单元，和接收串行数据并将串行数据转化为并行数据输出的串并转换单元。本发明通过第一保持寄存器、第一移位寄存器、第一先进先出存储器构成并串转换单元，以实现并行数据转化为串行数据；通过第二先进先出存储器、第二移位寄存器、第二保持寄存器构成串并转换单元，以实现串行数据转化为并行数据。该装置设置有数据缓存区，能有效简化数据转化控制信号，并且该装置的输入时钟和输出时钟可以处于不同时钟域，进而可以克服由于输入时钟和输出时钟中存在时钟偏移时都会导致的数据转换错误。
- 一种适用于芯片测试的电路-201410123310.2
- 李晓骏 - 西安紫光国芯半导体有限公司
- 2014-03-28 - 2018-08-21 - H03M9/00
- 本发明提出一种适用于芯片测试的电路，该电路主要包括依次连接的测试焊盘、1位电平转换电路以及串转并电路，该串转并电路能够实现1位串行信号转n位并行信号；还设置有一控制电路对串转并电路进行控制，使得经1位电平转换电路输出的1位电平信号通过串转并电路转换为m位并行信号输出，这里m≤n。本发明采用测试焊盘取代传统的熔丝电路，可以通过外接探针扎到测试焊盘输入不同的信号，只使用1个测试焊盘，便实现了现有技术中n位熔丝电路的功能。
- 一种适用于芯片测试的功能切换电路-201410122629.3
- 李晓骏 - 西安紫光国芯半导体有限公司
- 2014-03-28 - 2018-08-21 - H03M9/00
- 本发明提出一种新的适用于芯片测试的功能切换电路。该适用于芯片测试的功能切换电路主要包括测试焊盘、串转并电路、控制电路和n位电平转换电路；所述控制电路对串转并电路进行控制，使得测试焊盘输出的1位电平信号通过串转并电路转换为m位并行信号，这里m≤n，最后经n位电平转换电路中的m位电平转换后输出。本发明采用测试焊盘取代传统的熔丝电路，可以通过外接探针扎到测试焊盘输入不同的信号，只使用1个测试焊盘，便实现了现有技术中n位熔丝电路的功能。
- 一种基于FPGA数据位宽转换方法-201810037947.8
- 陈勇 - 四川安迪科技实业有限公司
- 2018-01-16 - 2018-08-17 - H03M9/00
- 本发明涉及一种基于FPGA数据位宽转换方法，基于直接数字式频率合成器DDS相位累加实现：所述直接数字式频率合成器DDS满足以下条件：fo＝K/2^N*fi；其中fo为输出频率；K为频率控制字；N为频率控制字K和累加和的位宽；fi为输入时钟的频率。本发明有助于实现任意位宽数据转换。
- 一种并行LFSR架构的实现方法-201610080848.9
- 沙金;胡光辉;陈万雄;张盟盟;李伟 - 南京大学
- 2016-02-05 - 2018-08-14 - H03M9/00
- 本发明公开一种并行LFSR架构的实现方法，适用于基于LFSR结构的各种硬件电路，如BCH编码器、CRC校验编码器等。本发明基于状态空间变换，提出了一种新的构造转换矩阵的方法，利用该矩阵完成状态空间变换后得到的电路架构比之前的架构面积更小、复杂度更低，同时具有一致的速度。对应于转换矩阵构造的方式，两种搜索最优转换矩阵的算法也被提出，其中第二种算法比之前的搜索算法具有更短的搜索时间，能够快速的找到最优的转换矩阵。
- 在高速串行总线上传达低速和高速并行比特流-201680065860.0
- W·K·拉德;M·W·维拉斯;K·W·斯帕尔斯;Z·朱 - 高通股份有限公司
- 2016-10-13 - 2018-07-17 - H03M9/00
- 详细描述中公开的方面包括在高速串行总线上传达低速和高速并行比特流。在一方面中，数据传送方电路将低速并行比特流转换成高速并行比特流，随后基于高速参考频率串行化所转换的高速并行比特流。在另一方面中，如果低速并行比特流被确定存在于高速并行比特流中，则数据接收方电路从高速并行比特流中恢复低速并行比特流。通过基于高速参考频率对低速并行比特流进行串行化和解串行化，可在高速串行总线上传达高速并行比特流和低速并行比特流而无需附加串化器和解串器，从而降低了传送方电路和接收方电路两者中的组件成本和实现复杂性。
- 解串器及解串的方法-201310302936.5
- 宋根洙 - 爱思开海力士有限公司
- 2013-07-18 - 2018-05-29 - H03M9/00
- 本发明提供了一种解串器。所述解串器包括数据对准器、选择信号发生器以及选择输出单元。数据对准器被配置成响应于相互具有不同相位的内部时钟信号而将数据对准以产生高对准数据和低对准数据。选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位以产生选择信号。相位检测信号包括根据写入命令信号和写入潜伏时间信号而产生的脉冲。选择输出单元被配置成响应于选择信号而输出高对准数据或低对准数据作为选中对准数据。
- 用于靶场间仪器组-B码源信号统一的低温漂的调理电路-201310544860.7
- 徐凡;郑嘉祥 - 施耐德电器工业公司
- 2013-11-06 - 2018-05-25 - H03M9/00
- 提供一种用于IRIG‑B码源信号的调理电路，包括依次串联连接的以下部件：预放大器，用于将输入的AC/DC IRIG‑B码源信号放大调整到合适的幅度；绝对值单元，用于获得预放大器输出的信号的绝对值信号；以及整形单元，整形电路用于对绝对值单元的输出信号进行整形，输出可被解码的DC IRIG‑B码信号。其中，绝对值单元由可配置放大器和电压钳位电路组成，可配置放大器基于输入信号被配置为精密电压跟随器或单位增益反相放大器进行工作，以将输入信号的绝对值输出；其中，当输入信号为正时，电压钳位电路对可配置放大器没有影响，可配置放大器按照精密电压跟随器进行工作；当输入信号变为负时，电压钳位电路将可配置放大器的同相输入端保持在虚地状态，可配置放大器按照单位增益反相放大器进行工作。
- 用于并串转换的新型锁存器-201710685655.0
- 高静;周游;徐江涛;史再峰;高志远 - 天津大学
- 2017-08-11 - 2018-01-09 - H03M9/00
- 本发明涉及集成电路领域，为提出一种新的电路结构，可以实现多路复用和数据存储的功能，在完成同样并行数据转换成串行数据的情况下，可以减小电路在面积上的花费。本发明采用的技术方案是，用于并串转换的新型锁存器，由两个电阻R1、R2，六个PMOS管M1、M2、M3、M4、M5和M6，三个NMOS管M7、M8、M9和一个电流源I组成，连接关系如下电流源的速出接地，输入接节点A；NMOS管M7的栅极接P0，源极接节点A漏极接节点B，衬底接地；NMOS管M8的栅极接P1,源极接节点A，漏极接节点D，衬底接地；NMOS管M9的栅极接时钟CLK。本发明主要应用于集成电路设计制造场合。
- 串行化器及包括其的半导体装置和系统-201611076581.2
- 郑海康 - 爱思开海力士有限公司
- 2016-11-29 - 2017-11-10 - H03M9/00
- 可以提供一种串行化器。该串行化器可以包括第一数据输出电路和第二数据输出电路。第一数据输出电路可以同步于第一相位时钟和第二相位时钟来将第一数据提供给输出节点。第二数据输出电路可以同步于第二相位时钟和第三相位时钟来将第二数据提供给输出节点。第一数据输出电路可以同步于第三相位时钟来针对第二数据输出电路执行预充电操作或着重操作。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
